-
公开(公告)号：CN117790498A
公开(公告)日：2024-03-29
申请号：CN202311434043.6
申请日：2023-10-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明提供了一种耐负压ESD防护电路，包括栅串联电阻和深N阱结构的NMOS管。在芯片正常工作时，由于NMOS管的栅极没有电位处于关断状态；当正向ESD事件发生时，电路通过寄生的NPN结构泄放ESD电流；当负向ESD事件发生时，电路同样通过寄生的NPN结构泄放ESD电流。当芯片端口接入负压时，由于NMOS管的P衬没有直接与地电位连接，因此芯片内部不会向端口倒灌电流。本发明电路可以有效泄放ESD电流实现对内部电路的保护，还可以防止管脚出现负压时从芯片地流向管脚的倒灌电流，满足端口耐负压的要求。
-
公开(公告)号：CN117081614A
公开(公告)日：2023-11-17
申请号：CN202311118168.8
申请日：2023-08-31
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明公开了一种接收级均衡电路，包括：CTLE均衡电路和增益级电路；其中，CTLE均衡电路与增益级电路串联；CTLE均衡电路和增益级电路中均采用交叉耦合负容结构，可以对寄生电容和负载电容进行补偿，从而实现更宽的带宽和更高的高频增益。
-
公开(公告)号：CN113922811B
公开(公告)日：2023-08-29
申请号：CN202110726022.6
申请日：2021-06-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/0185 , H03K19/003 , H02H3/20
Abstract: 本发明涉及一种基于BICMOS工艺具有冷备份和短路保护功能的高速驱动电路100，该电路包括驱动级101、共模反馈电路102、短路保护电路103、冷备份电源偏置104等模块。此驱动电路100采用电流模架构，上电完成后，驱动器101开始工作，共模反馈电路102保证输出工作点满足驱动级协议要求，短路保护电路103监控输出端电压值，如果输出电压异常，短路保护电路将关闭驱动电路101，以免电路烧毁。电路同时支持冷备份使用，冷备份电源偏置104将输出端口到电源的漏电流控制在微安级以内，完全切断输出到电源的漏电通路。采用此架构适用于多种协议驱动器，满足多种使用条件，具备较强的保护能力和高速的驱动能力。
-
公开(公告)号：CN116249341A
公开(公告)日：2023-06-09
申请号：CN202310175378.4
申请日：2023-02-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H10B10/00 , G11C11/413 , G11C7/24 , H01L27/02 , H01L29/06
Abstract: 一种低开销抗辐射存储单元版图结构，由两块半边基本单元版图模块拼接组成；每个半边基本单元版图模块中：第一P阱位于第一传输管和下拉管版图结构的一侧；第一传输管和下拉管版图结构的另一侧与第一上拉管版图结构紧贴；N阱位于第一上拉管版图结构和第二上拉管版图结构中间；第二P阱位于第二传输管和下拉管版图结构的一侧；第二传输管和下拉管版图结构的另一侧与第二上拉管版图结构紧贴；两个第一上拉管版图结构连接，两个第一传输管和下拉管版图结构连接；两个第二上拉管版图结构连接；两个第二传输管和下拉管版图结构连接；两块半边基本单元版图模块位置紧贴。本发明减少了版图面积消耗，增强抗辐射性能的效果。
-
公开(公告)号：CN109815099B
公开(公告)日：2022-08-05
申请号：CN201811625181.1
申请日：2018-12-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/34
Abstract: 本发明涉及一种JESD204B控制器验证方法，包括步骤：(1‑1)、建立从待验证JESD204B控制器发送端到基准接收模块的发送验证链路；(1‑2)、建立从基准发送模块到待验证JESD204B控制器接收端的接收验证链路；(1‑3)、进行链路层验证，验证待验证JESD204B控制器的链路码组同步、初始化通道对齐功能是否正确；(1‑4)、进行传输层验证，验证待验证JESD204B控制器链路配置数据是否与JESD204B协议一致、采样数据与帧数据的映射功能是否正确；(2‑1)、待逻辑功能仿真验证通过后，将待验证的JESD204B控制器发送端和接收端代码下载到发送验证系统对应的FPGA中，完成板级实测验证。本发明结合仿真和上板调试模拟JESD204B控制器应用条件，提高JESD204B控制器验证的完备性和准确性。
-
Patent Agency Ranking
公开(公告)号：CN114740934A
公开(公告)日：2022-07-12
申请号：CN202210472058.0
申请日：2022-04-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G05F1/56
Abstract: 本发明公开了一种大驱动均衡式LDO电路，包括：初始电压快速建立模块、电压调节反馈回路以及功率组合模块；其中，功率组合模块由功率NMOS管、开关PMOS管和驱动NMOS管串联组成，开关PMOS管的源端连接功率NMOS管的源端，开关PMOS管的源端和漏端分别提供大驱动均衡式LDO的输出电压；初始电压快速建立模块，用于驱动功率NMOS管，通过连接电压调节反馈回路输出稳定电压；电压调节反馈回路，用于比较大驱动均衡式LDO的输出电压与基准电压，调节功率NMOS管的栅端电压。本发明LDO电路可以为不同电路模块提供均衡式稳定电压，实现驱动大电流，负载均衡，同时减少芯片子模块之间电源相互影响。
-
公开(公告)号：CN114692540A
公开(公告)日：2022-07-01
申请号：CN202210406688.8
申请日：2022-04-18
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F30/343
Abstract: 本发明公开了一种基于FPGA的FLASH应用验证系统，包括PC机、FPGA应用验证板、FLASH子板。FPGA应用验证板设有两个FPGA芯片；每个FPGA芯片都与FLASH相连，可独立访问FLASH，对其进行验证操作；每个FPGA外接大容量160MbSRAM；更换FLASH子板可验证NOR_FLASH和SPI_FLASH。本发明同时公开了一种基于该系统的验证方法，该方法首先确定上电顺序，JTAG功能验证，数字逻辑验证，读写功能验证。本发明验证功能全面、通用性强，对一系列FLASH的应用验证具有重要意义。
-
公开(公告)号：CN110676252B
公开(公告)日：2022-05-13
申请号：CN201910865159.2
申请日：2019-09-12
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L27/02 , H01L27/092
Abstract: 本发明涉及一种抗瞬时辐射加固的集成电路版图结构，包括P阱，N阱，NMOS器件，PMOS器件，第一P阱接触，第二P阱接触，第一N阱接触，第二N阱接触；其中，NMOS器件、第一P阱接触和第二P阱接触位于P阱中，PMOS器件、第一N阱接触和第二N阱接触位于N阱中；第一P阱接触在NMOS器件源端一侧，第二P阱接触在NMOS器件漏端一侧，第一P阱接触和第二P阱接触的面积之和不小于所在P阱面积的15％，第一N阱接触在PMOS器件源端一侧，第二N阱接触在PMOS器件漏端一侧，第一N阱接触和第二N阱接触的面积之和不小于所在N阱面积的15％；上述面积是指所述区域的平面版图面积。
-
公开(公告)号：CN113922811A
公开(公告)日：2022-01-11
申请号：CN202110726022.6
申请日：2021-06-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/0185 , H03K19/003 , H02H3/20
Abstract: 本发明涉及一种基于BICMOS工艺具有冷备份和短路保护功能的高速驱动电路100，该电路包括驱动级101、共模反馈电路102、短路保护电路103、冷备份电源偏置104等模块。此驱动电路100采用电流模架构，上电完成后，驱动器101开始工作，共模反馈电路102保证输出工作点满足驱动级协议要求，短路保护电路103监控输出端电压值，如果输出电压异常，短路保护电路将关闭驱动电路101，以免电路烧毁。电路同时支持冷备份使用，冷备份电源偏置104将输出端口到电源的漏电流控制在微安级以内，完全切断输出到电源的漏电通路。采用此架构适用于多种协议驱动器，满足多种使用条件，具备较强的保护能力和高速的驱动能力。
-
公开(公告)号：CN109581186B
公开(公告)日：2021-06-08
申请号：CN201811378257.5
申请日：2018-11-19
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/28
Abstract: 本发明公开了一种视觉信息处理电路的单粒子效应测试方法、装置、系统及电子设备，属于器件测试技术领域。所述方法包括辐照时，控制视觉信息处理电路的各功能模块依次运行，且在控制下一功能模块运行前，先判断当前功能模块功能是否正常；若是，则将当前功能模块的实际处理结果存储到存储模块中，并控制下一功能模块运行；若否，则记录一次功能错误，并返回初始步骤重新开始运行各功能模块；当各功能模块均运行完成后，将各功能模块的实际处理结果与标准处理结果比对，确定各功能模块的单粒子翻转错误数；根据功能错误数和单粒子翻转错误数，确定视觉信息处理电路的单粒子错误截面和错误率。本发明可提供各功能模块的单粒子翻转敏感性，覆盖全面。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.079 seconds)
