-
公开(公告)号：CN110912765B
公开(公告)日：2021-08-10
申请号：CN201910862946.1
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: H04L12/26 , H04L12/721 , H04L12/773
Abstract: 一种面向高阶路由器芯片的嵌入式功能自测试方法及装置，属于高性能计算机体系结构技术领域。本发明的方法包括：通过源路由器芯片的网络管理端口发送自测试包至网络上；自测试包根据设定的路径信息或者目标信息在网络上传输；通过目标路由器芯片的网络管理端口接收自测试包，并对自测试包进行合法性和完备性检查。本发明的装置设于路由器芯片的网络管理端口，包括自测试包组包模块，用于生成自测试包，并将自测试包发送至网络上；自测试包接收检测模块，用于接收自测试包，并对自测试包进行合法性和完备性检查。本发明简洁高效，能够在占用路由器芯片面积尽可能小的情况下实现对路由器功能的测试。
-
公开(公告)号：CN110727463B
公开(公告)日：2021-08-10
申请号：CN201910863815.5
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/30
Abstract: 本发明公开了一种基于动态信用的零级指令循环缓冲预取方法。包括当检测到指令流中存在循环体时，判断循环体的循环方向；根据循环体的循环方向确定循环体的循环出口指令信息，并根据循环出口指令信息向一级指令缓存控制部件发送预取信用信息；当检测到输出指令到达循环体尾部时，判断循环体的行进方向，若循环体的行进方向为继续循环方向，则向一级指令缓存控制部件的预取信用管理部件发送启动预取信号。本发明还公开了一种基于动态信用的零级指令循环缓冲预取装置。本发明通过预取循环出口方向的指令，可以在零级指令循环缓存中的循环退出时，立即从零级指令缓存中继续提供出口方向的指令，避免零级指令缓存脱靶时带来的性能气泡。
-
公开(公告)号：CN110716887B
公开(公告)日：2021-08-10
申请号：CN201910857256.7
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: G06F12/0877
Abstract: 本发明包括下述步骤：S1、确定需要目标主存的主存数据行的地址信息，该地址信息由写暗示指令携带；S2、通过CPU向目标Cache发出写暗示指令，所述写暗示指令生成写暗示标记，并且将要携带的目标主存的主存数据行地址映射为目标Cache中的缓存行；S3、判断映射的目标Cache中对应的缓存行是否访问命中；S4、确定映射的目标Cache中对应的缓存行命中，则判断缓存行是否有效；S5、确定缓存行有效时，则将该缓存行淘汰回主存；S6、设置缓存行有效，并结束处理，后续对写暗示装入的缓存行进行访问时，按照正常的高速缓存访问方式进行。本发明通过在硬件高速缓存中直接占用缓存行，而不读取并装入对应的主存行，显著降低缓存行第一次访问主存的延迟。
-
公开(公告)号：CN113193940A
公开(公告)日：2021-07-30
申请号：CN202110445811.2
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种基于信用同步的信用回馈方法及装置，包括获取收发双方的响应等待时间，判断所述响应等待时间是否超过复位等待阈值；当所述响应等待时间超过复位等待阈值时，通过信用同步机制完成首次双边信用匹配，实现双边信用同步；在完成首次双边信用匹配之后，在持续运行时间段内定时进行信用巡检；其中，收发双方的响应等待时间为无可用信用时的等待时长。本发明通过特定数据链路包交互，实现双边性同步，可以有效避免单芯片初始化导致网络层数据包丢弃问题，同时也能解决运行过程中因为各种原因导致信用坍缩恢复等问题。
-
公开(公告)号：CN112738142A
公开(公告)日：2021-04-30
申请号：CN201910974455.6
申请日：2019-10-14
Applicant: 无锡江南计算技术研究所
IPC: H04L29/08
Abstract: 本发明公开了一种面向众核多层次存储系统的数据高效传输支持方法，包括典型访存通信模式性能库和运行时最优模式选择模块，所述典型访存通信模式性能库是通过以下步骤构建形成的，总结科学计算程序中的典型通信访存模式；对每种典型通信访存模式，用多种通信访存方案具体实现；对每种实现通信访存方案，测试在不同数据规模下的性能以及需要的缓冲空间的大小，构建典型访存通信模式性库；所述运行时最优模式选择模块则根据用户程序的访存通信模式、访存数据量、可用缓冲空间大小信息，搜索典型访存通信模式性库，选择最优实现方案。本发明减轻编程人员负担的同时，提供高效的实现方案，对于不了解存储系统细节的编程人员，也能很好的利用系统特性。
-
Patent Agency Ranking
公开(公告)号：CN112732630A
公开(公告)日：2021-04-30
申请号：CN201910975075.4
申请日：2019-10-14
Applicant: 无锡江南计算技术研究所
IPC: G06F15/173 , G06F17/16 , G06F7/523 , G06F7/57 , G06F9/54
Abstract: 本发明公开一种针对深度学习的浮点矩阵乘算子众核并行优化方法，包括将输入矩阵和输出矩阵进行扩展和在从核阵列上基于分块矩阵乘法进行计算；所述将输入矩阵和输出矩阵进行扩展包括以下步骤：S1、预申请扩展矩阵的空间；S2、在预申请空间上对输入矩阵和输出矩阵进行排布；S3、对于行方向M不整除情况，行数小于M的部分，按行读入N个数据，并对非整除列赋零后扩展为N_size个数据，写回扩展矩阵的对应位置；S4、对于列方向N不整除部分，首先从原始矩阵跨步读入右侧N不整除部分数据到局存，倒序扩展第N+1到N_size列为0。发明既可以减少访存的开销，又可以使算法的适用范围得到扩展，对于任意维度都有很好的支持。
-
公开(公告)号：CN110727584B
公开(公告)日：2021-04-30
申请号：CN201910850481.8
申请日：2019-09-10
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 一种处理器硅前验证用的RTL与参考模型实时比较方法，属于中央处理器芯片硅前功能正确性验证技术领域。方法包括步骤S01，当监测到RTL的通用寄存器回写信号时，将RTL回写的值记录于Testbench中的RTL缓冲内；步骤S02，比较Testbench中的RTL缓冲中条目和Testbench中参考模型缓冲中条目，若相等，则返回步骤S01，若不相等，则报错退出。本发明能够支持不同体系结构的处理器运行结果的正确性的实时比较，可在处理器的正确性验证中实现指令级的精确结果比较，提高验证环境构建速度和可靠性，提高处理器验证效率，降低处理器验证的难度和门槛。
-
公开(公告)号：CN112632089A
公开(公告)日：2021-04-09
申请号：CN201910904039.9
申请日：2019-09-24
Applicant: 无锡江南计算技术研究所
IPC: G06F16/23
Abstract: 本发明公开了一种面向异构众核处理器的并行离散更新方法，包括以下步骤：S1、对地址连续的离散更新数据区进行块划分，并将数据块与从核进行映射，使得每个从核负责其中一个数据块的更新；S2、每个从核将指令执行过程中产生的离散更新请求进行分类，分为需从核自己处理的离散更新请求和需其它从核处理的离散更新请求，并在产生离散更新请求的地方插入相应的处理函数；S3、需从核自己处理的离散更新请求按程序段func1的处理流程进行处理；S4、需其它从核处理的离散更新请求按程序段func2的处理流程进行处理。本发明可以实现较高性能的并行离散更新，并可以处理LDM空间装不下的大数据离散更新问题。
-
公开(公告)号：CN112631693A
公开(公告)日：2021-04-09
申请号：CN201910903881.0
申请日：2019-09-24
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种运行时计算资源动态扩展方法，发送资源扩展升级命令给正在运行的原课题；原节点接到升级信号后，进行通信环境清理；等待新进计算资源进行二次通信环境重构通信；新节点由作业管理启动程序，进入动态任务划分区域中；判断为资源升级新节点后，新节点进行通信环境清理；原节点与新节点进行二次通信环境重构；新节点按照动态任务划分规则自动进行分区，选取分区主节点，由分区主节点向全局主节点申请任务；全局主节点在接到原分区和新分区主节点的任务申请后，向原计算资源节点和新计算资源节点均匀分配任务，课题继续正常运行。本发明解决资源调整后的通信环境重构问题，在不中断已运行课题的基础上将空闲的计算资源分配给该课题，并动态分配未完成的任务，达到计算资源的最大化利用。
-
公开(公告)号：CN112579089A
公开(公告)日：2021-03-30
申请号：CN201910927232.4
申请日：2019-09-27
Applicant: 无锡江南计算技术研究所
IPC: G06F8/41
Abstract: 本发明公开了一种异构众核数据重用方法，包括Stencil计算识别模块、块分段任务调度模块和数据重定向模块，所述Stencil计算识别模块完成Stencil计算的识别工作，所述块分段任务调度模块完成当进行stencil优化的维度为循环最外层时，改变任务划分调度的工作，所述数据重定向模块完成数据重用的工作；包括以下步骤：S1、假设同一数组的同一维度为i，由Stencil计算识别模块通过扫描计算中涉及的所有数组下标，识别出同一数组的同一维度是否存在i‑a/i+a这样的下标，且其他本维度下标都在[i‑a，i+a]范围之内，如果是，则认为该维度存在Stencil计算，将该维度作为stencil优化的备选维度，执行下一步。本发明减少主存与高速缓存间的数据传输量，提升程序性能。
-
-
-
-
-
-
-
-
-
Search Results
1256
records
(took 0.106 seconds)
