-
公开(公告)号：CN112768356A
公开(公告)日：2021-05-07
申请号：CN201911074969.2
申请日：2019-11-05
Applicant: 珠海格力电器股份有限公司
IPC: H01L21/331
Abstract: 本发明公开了一种沟槽栅IGBT制作方法，包括以下步骤：在有源区形成主结P+区以及在终端区形成多个P+耐压环，在有源区制备多个源区沟槽，并在源区沟槽内制备栅极氧化层，在多个源区沟槽内部的栅极氧化层上以及有源区和终端区的栅极氧化层上制备厚度高达的多晶硅，在多个源区沟槽之间以及在主结P+区与环绕所述主结P+区的沟槽之间制备P阱区、N+区和N+截止环，然后形成介质层，并进行接触孔刻蚀填充，再形成金属层，最后制备钝化层。本发明由于采用了较厚的多晶硅，故在减薄多晶硅工序后仍保留了厚的多晶硅，在进行N型离子注入的时候无需再使用光刻版为掩膜，从而减少了一张光刻版降低了制造成本。
-
公开(公告)号：CN111261710A
公开(公告)日：2020-06-09
申请号：CN201811466031.0
申请日：2018-12-03
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明涉及功率半导体芯片技术领域，公开了一种绝缘栅双极型晶体管及其制备方法，该晶体管中包括衬底，衬底上设有集电极层和器件层，器件层在衬底上的投影包括至少两个相对的侧边与集电极层在衬底上投影的边缘具有设定距离，器件层外表面包覆有介质层，介质层背离器件层一侧形成有发射极键合金属层，集电极层背离衬底一侧位于器件层以外区域内设有集电极键合金属层。上述晶体管中，当对晶体管通电时，电子依次经过发射极键合金属层、器件层、集电极层、集电极键合金属层，实现电流导通，从而电流的通过路径不经过衬底，使得晶体管中可以采用较厚的衬底来承载超薄器件层，不需要采用超薄的减薄工艺和相关的复杂步骤，降低了制造成本以及制造难度。
-
公开(公告)号：CN110416200A
公开(公告)日：2019-11-05
申请号：CN201910589440.8
申请日：2019-07-02
Applicant: 珠海格力电器股份有限公司
IPC: H01L25/16 , H01L21/98 , H01L23/04 , H01L23/367 , H01L23/373
Abstract: 本发明涉及电子功率器件技术领域，特别涉及一种功率模块封装结构及制作方法。该功率模块封装结构包括绝缘外壳和基板组件，绝缘外壳封装于基板组件外以至少覆盖基板组件的功能结构部分；基板组件包括第一基板和第二基板；第一基板朝向第二基板的表面设置有功率因数校正开关芯片、功率因数校正二极管以及三相逆变芯片；第二基板朝向绝缘外壳的表面设置有功率因数校正驱动芯片、三相逆变驱动芯片以及自举二极管芯片，第二基板朝向第一基板的表面设置有电路层；电路层分别与功率因数校正开关芯片、功率因数校正二极管以及三相逆变芯片电性连接。在满足功能要求的基础上缩小了结构占板面积。
-
公开(公告)号：CN114388385B
公开(公告)日：2025-01-28
申请号：CN202011120582.9
申请日：2020-10-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本申请提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质，该方法包括根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发，根据器件的钝化层材料和封装形式，选择与之均匹配的塑封料进行封装，达到降低半导体器件漏电的目的，提高其可靠性及稳定性。
-
公开(公告)号：CN111106043B
公开(公告)日：2022-08-19
申请号：CN201911337436.9
申请日：2019-12-23
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/67
Abstract: 本公开提供一种功率半导体器件及其制备方法。该功率半导体器件包括第一导电类型衬底、设置于所述衬底内的呈网格状分布的第一沟槽栅，以及位于由所述第一沟槽栅围合的每个网格单元格内的岛状第二沟槽栅、位于所述衬底内并位于所述第一沟槽栅和所述第二沟槽栅之间的第二导电类型阱区、位于所述阱区内的第一导电类型第一源区、第一导电类型第二源区和第二导电类型第三源区，以及位于所述衬底上方并同时与所述第一源区、所述第二源区、所述第三源区和所述第二沟槽栅形成电连接的发射极金属层。在不改变器件内部的电场线分布的情况下，增大有效沟槽栅之间的间距来降低电流密度，提高器件的抗短路能力，同时又能改善器件内部电场，提高器件耐压能力。
-
Patent Agency Ranking
公开(公告)号：CN114388385A
公开(公告)日：2022-04-22
申请号：CN202011120582.9
申请日：2020-10-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本申请提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质，该方法包括根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发，根据器件的钝化层材料和封装形式，选择与之均匹配的塑封料进行封装，达到降低半导体器件漏电的目的，提高其可靠性及稳定性。
-
公开(公告)号：CN111211097B
公开(公告)日：2021-11-16
申请号：CN202010097522.3
申请日：2020-02-17
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/31 , H01L23/367 , H01L21/50 , H01L21/56
Abstract: 本发明提供了一种功率半导体器件的封装模块和封装方法。该封装模块包括一级封装模块，一级封装模块包括：金属导热层，具有一个或多个间隔设置的散热柱和连接散热柱的连接部，连接部和散热柱一体设置，散热柱相对于连接部向第一方向凸起；功率半导体器件，设置在金属导热层的与第一方向相反的一侧表面上；绝缘保护层，包覆在功率半导体器件上，绝缘保护层具有连接孔；以及引脚，穿过连接孔与功率半导体器件电连接。在一级封装模块中既实现了对功率半导体器件的封装、又实现了散热同时还利用穿过连接孔的引脚实现了功率半导体器件的功能输出。该一级封装模块适用于各种结构的功率半导体器件的封装，可以简化功率半导体器件的封装工艺、降低成本。
-
公开(公告)号：CN110610934B
公开(公告)日：2021-11-16
申请号：CN201910877562.7
申请日：2019-09-17
Applicant: 珠海格力电器股份有限公司
IPC: H01L27/02 , H01L29/06 , H01L23/495 , H01L23/48 , H01L21/60
Abstract: 本发明提供了一种功率半导体器件、其封装结构及其制作方法和封装方法。该功率半导体器件包括元胞区和终端区，元胞区包括多个元胞，各元胞包括第一电极和第二电极，第一电极和第二电极位于衬底的相对的两侧，在垂直于衬底的方向上，第一电极远离衬底的一侧表面与第二电极远离衬底的一侧表面的距离为H1，终端区中与衬底距离最大的一点与第二电极远离衬底的一侧表面的距离为H2，H1大于H2。在采用上述功率半导体器件的封装工艺中，由于器件中的元胞区与终端区之间具有高度差，从而在采用键合部实现发射极和集电极连接时，能够保证键合部与终端区之间具有一定的安全距离，避免了键合部与终端区接触而形成短路，提高了器件的可靠性。
-
公开(公告)号：CN113097126A
公开(公告)日：2021-07-09
申请号：CN202010021121.X
申请日：2020-01-09
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/768
Abstract: 本公开涉及一种芯片、功率器件及芯片的制作方法。芯片包括:接触结构；介质层，位于接触结构的前侧；至少一个过孔，过孔贯穿介质层并通向接触结构；接触改善层，覆于介质层的前侧表面、过孔的孔壁以及接触结构被过孔曝露的表面，接触改善层的前侧表面具有凹陷图案结构；金属层，位于接触改善层的前侧表面且填充过孔。
-
公开(公告)号：CN113035773A
公开(公告)日：2021-06-25
申请号：CN201911373510.2
申请日：2019-12-25
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/768 , H01L21/67 , H01L23/528 , H01L23/532
Abstract: 本发明实施例涉及一种芯片封装方法、刻蚀设备及芯片，所述方法包括：对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值，所述粗糙度阈值对应的范围包括：88um～108um；在完成刻蚀后的所述第一金属层表面上设置第二金属层，在对第一金属层进行刻蚀的过程中，控制第一金属层表面的粗糙度达到粗糙度阈值，该粗糙度达到粗糙度阈值时可以使第一金属层与第二金属层(第二金属层为AL层，且金属AL的流动性不强)的结合力达到最优，避免在芯片封装过程中因两金属层之间结合力欠佳造成的芯片报废，提升芯片的成品率。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.034 seconds)
