功率半导体器件、其封装结构及其制作方法和封装方法

    公开(公告)号:CN110610934A

    公开(公告)日:2019-12-24

    申请号:CN201910877562.7

    申请日:2019-09-17

    Abstract: 本发明提供了一种功率半导体器件、其封装结构及其制作方法和封装方法。该功率半导体器件包括元胞区和终端区,元胞区包括多个元胞,各元胞包括第一电极和第二电极,第一电极和第二电极位于衬底的相对的两侧,在垂直于衬底的方向上,第一电极远离衬底的一侧表面与第二电极远离衬底的一侧表面的距离为H1,终端区中与衬底距离最大的一点与第二电极远离衬底的一侧表面的距离为H2,H1大于H2。在采用上述功率半导体器件的封装工艺中,由于器件中的元胞区与终端区之间具有高度差,从而在采用键合部实现发射极和集电极连接时,能够保证键合部与终端区之间具有一定的安全距离,避免了键合部与终端区接触而形成短路,提高了器件的可靠性。

    半导体器件塑封料选取方法、装置、终端设备及存储介质

    公开(公告)号:CN114388385B

    公开(公告)日:2025-01-28

    申请号:CN202011120582.9

    申请日:2020-10-19

    Abstract: 本申请提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质,该方法包括根据所述钝化层的材料信息和所述封装形式,选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料;其中,所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发,根据器件的钝化层材料和封装形式,选择与之均匹配的塑封料进行封装,达到降低半导体器件漏电的目的,提高其可靠性及稳定性。

    半导体器件塑封料选取方法、装置、终端设备及存储介质

    公开(公告)号:CN114388385A

    公开(公告)日:2022-04-22

    申请号:CN202011120582.9

    申请日:2020-10-19

    Abstract: 本申请提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质,该方法包括根据所述钝化层的材料信息和所述封装形式,选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料;其中,所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发,根据器件的钝化层材料和封装形式,选择与之均匹配的塑封料进行封装,达到降低半导体器件漏电的目的,提高其可靠性及稳定性。

    功率半导体器件、其封装结构及其制作方法和封装方法

    公开(公告)号:CN110610934B

    公开(公告)日:2021-11-16

    申请号:CN201910877562.7

    申请日:2019-09-17

    Abstract: 本发明提供了一种功率半导体器件、其封装结构及其制作方法和封装方法。该功率半导体器件包括元胞区和终端区,元胞区包括多个元胞,各元胞包括第一电极和第二电极,第一电极和第二电极位于衬底的相对的两侧,在垂直于衬底的方向上,第一电极远离衬底的一侧表面与第二电极远离衬底的一侧表面的距离为H1,终端区中与衬底距离最大的一点与第二电极远离衬底的一侧表面的距离为H2,H1大于H2。在采用上述功率半导体器件的封装工艺中,由于器件中的元胞区与终端区之间具有高度差,从而在采用键合部实现发射极和集电极连接时,能够保证键合部与终端区之间具有一定的安全距离,避免了键合部与终端区接触而形成短路,提高了器件的可靠性。

    功率半导体封装器件
    5.
    实用新型

    公开(公告)号:CN211238226U

    公开(公告)日:2020-08-11

    申请号:CN201922166561.X

    申请日:2019-12-05

    Inventor: 杨发森 史波 肖婷

    Abstract: 本实用新型提供了一种功率半导体封装器件,该功率半导体封装器件包括:第一陶瓷基板,所述第一陶瓷基板的第一面设置有第一电路层;芯片,设置在所述第一电路层,并与所述第一电路层电连接;第二陶瓷基板,所述第二陶瓷基板的第二面设置有第二电路层;所述第二电路层与所述芯片及所述第一电路层分别电连接。在上述技术方案中,通过采用陶瓷基板承载芯片,并通过陶瓷基板上的电路层替代现有技术中的粗铝线,提高了芯片在连接时的可靠性,同时通过陶瓷基板改善了芯片在工作时的散热效果,通过在芯片的两侧分别设置陶瓷基板改善了芯片的散热效果。

    一种引线框架和功率半导体器件

    公开(公告)号:CN210403715U

    公开(公告)日:2020-04-24

    申请号:CN201921744581.4

    申请日:2019-10-17

    Abstract: 本申请提供了一种引线框架,包括基体及第一引脚、第二引脚和第三引脚,第二引脚和基体的连接区与第一引脚和基体的连接区的距离小于第二引脚和基体的连接区与第三引脚与基体的连接区的距离,第三引脚与基体的连接区朝向第二引脚与基体的连接区的方向延伸,使得第三引脚与基体的连接区的面积大于第二引脚与基体的连接区的面积。本申请的引线框架增大了第三引脚与基体连接区的过电流能力。同时,该引线框架增大了塑封材料与引线框架的粘接面积,提高了密着性能,改善了封装分层现象。

    封装器件及改善其载体分层的引线框架

    公开(公告)号:CN211150549U

    公开(公告)日:2020-07-31

    申请号:CN201922049952.3

    申请日:2019-11-22

    Inventor: 杨发森 史波 肖婷

    Abstract: 本实用新型公开一种封装器件及改善其载体分层的引线框架,引线框架包括正面用于设置芯片的基岛和分别与所述基岛相连的散热部、引脚,其中所述基岛的外侧壁呈倾斜状,且从所述基岛的背面至正面向远离所述基岛中部的方向倾斜,所述基岛的背面与正面相对。如此设置,通过塑封体塑封基岛后,外侧壁嵌入塑封体里面,增加引线框架与塑封体的接触面积,改善封装后引线框架与塑封体出现的分层现象,减少水气和异物浸入的可能性。

    一种用于封装结构的均热板及快速散热封装结构

    公开(公告)号:CN211150545U

    公开(公告)日:2020-07-31

    申请号:CN202020132543.X

    申请日:2020-01-19

    Inventor: 杨发森 史波 肖婷

    Abstract: 本实用新型提出了一种用于封装结构的均热板,所述均热板包括形成密闭腔室的均热板壳体,所述密闭腔室内设置有低沸点液体,所述均热板壳体的内壁上设置有工质回流层,所述工质回流层呈毛细结构。本实用新型还提供了一种快速散热封装结构,包含上述的均热板,本实用新型的快速散热封装结构,采用均热板替代传统基板,及时将芯片产生的热量,传导到均热板表面上,然后再由均热板迅速传导到散热器上,实现点‑面传导,从而降低芯片的工作结温,提高器件的可靠性。

Patent Agency Ranking