-
公开(公告)号：CN108183136A
公开(公告)日：2018-06-19
申请号：CN201711478511.4
申请日：2017-12-29
Applicant: 杭州电子科技大学
IPC: H01L29/88
Abstract: 本发明涉及一种新型电压域振荡二极管。本发明包括初始上表面为镓面GaN基底、n+-qInGaN集电区层、i-InGaN第一隔离层、i-InGaN第一势垒层、i-InGaN量子阱层、i-GaN第二势垒层、i-InGaN第二隔离层、n+-InGaN发射区层、AlN钝化层、集电区金属电极引脚和发射区金属电极引脚。本发明采用GaN基双势垒单量子阱超晶格结构的势垒层极化电场削弱外加电场作用，有效抑制低偏置电压区域带内共振隧穿；利用紧邻集电极势垒的集电区耗尽层作为集电极势垒的辅助势垒，伏安特性在较高偏压区表现为多协调制电流振荡各能级对应电子波函数的共振隧穿与叠加，形成很多个微分负阻区与正电阻区相间排列。
-
公开(公告)号：CN103354207A
公开(公告)日：2013-10-16
申请号：CN201310293465.6
申请日：2013-07-11
Applicant: 杭州电子科技大学
IPC: H01L21/336
Abstract: 本发明涉及一种抗ESD集成SOILDMOS器件单元的制作方法。现有方法制作的成SOILDMOS器件系统重量大、成本高，且可靠性低。本发明采用五次氧化，九次光刻制作出具有集成抗ESD结构和功能的SOILDMOS器件单元。本发明在芯片面积成本稍有增加条件下使集成功率与射频SOILDMOS器件具有优良的集成抗ESD自我保护功能，显著改善SOILDMOS器件的自我抗ESD保护性能，减小采用该器件的各种电力电子系统的体积、重量和成本，并提高系统可靠性。
-
公开(公告)号：CN102169893B
公开(公告)日：2012-12-05
申请号：CN201110056340.2
申请日：2011-03-10
Applicant: 杭州电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种具有P埋层的横向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本发明顺序包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区；n型轻掺杂漂移区顶部两侧嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区的顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有阴极金属电极和阳极金属电极，n型阴极区的顶部设置有第一场氧化层，n型轻掺杂漂移区的顶部设置有第二场氧化层。本发明提高了器件的纵向耐压，改善了器件的纵向击穿特性，使器件能够适应更高压，更大电流的工作条件，并改善器件的热特性。
-
公开(公告)号：CN102130061B
公开(公告)日：2012-12-05
申请号：CN201110001092.1
申请日：2011-01-05
Applicant: 杭州电子科技大学
IPC: H01L21/8238 , H01L21/762 , H01L21/336
Abstract: 本发明涉及一种制作集成双纵向沟道SOI LDMOS器件的方法。现有方法制作的SOI LDMOS器件没有双纵向沟道结构及与之对应的优异性能。本发明通过采用沟槽刻蚀技术实现双纵向槽栅结构、台阶式沟槽漏极结构，阱掺杂调整为逆向掺杂分布的离子注入阱和阱欧姆接触掺杂工艺，在n+源区掺杂的同时进行栅极和漏极掺杂的方法来实现。本方法采用现有SOI CMOS VLSI工艺技术，在稍微增加工艺复杂度与工艺成本条件下，使集成功率与射频SOI LDMOS器件的电学与热学性能得到显著改善，有利于节省资源、能源和保护环境。
-
公开(公告)号：CN102157561B
公开(公告)日：2012-05-23
申请号：CN201110056314.X
申请日：2011-03-10
Applicant: 杭州电子科技大学
Abstract: 本发明涉及一种具有p埋层的纵向沟道SOInLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本发明包括p型半导体衬底、隐埋氧化层、p型埋层区、n型轻掺杂漂移区、p型阱区、p型欧姆接触区、n型源区、纵向栅氧化层、n型缓冲区、n型漏区、场氧区、纵向n型多晶硅栅极和金属电极引线。器件上部设置有深沟槽纵向栅氧化层、两个场氧化层、纵向n型多晶硅栅极以及金属层。本发明在n型轻掺杂漂移区与隐埋氧化层之间引入p型埋层区，当器件处于正向阻断态且漏源之间存在高压时，形成的反向偏置pn结能够承受器件绝大部分纵向耐压，提高了器件的纵向耐压性能，改善了器件电学特性的热稳定性、耐高温特性和器件的散热特性。
-
Patent Agency Ranking
公开(公告)号：CN102176469A
公开(公告)日：2011-09-07
申请号：CN201110056338.5
申请日：2011-03-10
Applicant: 杭州电子科技大学
Abstract: 本发明涉及一种具有p埋层的SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本发明中隐埋氧化层上下两侧分别设置p埋层区和p型半导体衬底，p埋层区上设置n型轻掺杂漂移区，轻掺杂漂移区顶部两侧分别设置p型阱区和n型缓冲区，阱区中设置n+型源区和p+型欧姆接触区，缓冲区中设置n+型漏区。器件上部设置有栅氧化层、两个场氧化层、n型多晶硅栅极以及金属层。当器件处于阻断态时，本发明器件n型轻掺杂漂移区与p埋层区之间形成的反向偏置pn结能够承受器件绝大部分纵向耐压，大大拓展了器件横向耐压性能的改善空间，同时薄埋氧层更有利于器件的散热，有助于明显提高器件最高环境工作温度、降低器件散热要求。
-
公开(公告)号：CN102157383A
公开(公告)日：2011-08-17
申请号：CN201110056312.0
申请日：2011-03-10
Applicant: 杭州电子科技大学
IPC: H01L21/336 , H01L21/8238
Abstract: 本发明涉及一种具有P埋层的SOI nLDMOS器件单元的制作方法。现有方法制作的SOI nLDMOS器件严重影响了器件的耐压性能，而且影响了器件的散热。本发明通过采用具有P埋层的SOI厚膜材料上经过九次光刻，制造具有P埋层的SOI nLDMOS器件。制作的器件在阻断态漏极加高电压时，N型顶层硅膜与P型埋层之间的反向偏置PN结所形成的耗尽层将承受绝大部分耐压，从而提高了器件的纵向耐压性能，打破纵向耐压过低限制横向耐压改进的瓶颈；同时薄的埋氧层有利于器件的散热，有效的减轻了自加热效应。本发明方法使集成功率与射频SOI nLDMOS器件的电学与热学性能得到显著改善，有利于节省资源、能源和保护环境。
-
公开(公告)号：CN101872771A
公开(公告)日：2010-10-27
申请号：CN201010197471.8
申请日：2010-06-08
Applicant: 杭州电子科技大学
IPC: H01L27/12
Abstract: 本发明涉及一种逆导型SOI LIGBT器件单元。常规的SOI LIGBT由于没有集成反向续流器件，不具备逆向导通功能。本发明包括半导体衬底、隐埋氧化层、缓冲区、漂移区、阱区、阱接触区、源区、栅氧化层；其中隐埋氧化层将半导体衬底和顶层器件层完全隔离，顶层器件层分为缓冲区和漂移区，内部沟槽隔离氧化层将顶层器件层隔离成主器件部分和续流二极管部分；主器件部分上设置有主器件阳极接触区、主器件阳极短路点区，续流二极管部分设置有续流二极管阴极接触区。本发明由于将反向续流二极管集成在SOI LIGBT器件单元结构之中，无需外接任何器件就具有逆向导通能力，有利于节省资源、降低能耗。
-
公开(公告)号：CN100421256C
公开(公告)日：2008-09-24
申请号：CN200610050899.3
申请日：2006-05-24
Applicant: 杭州电子科技大学
IPC: H01L27/12 , H01L23/60 , H01L29/739
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种集成抗静电损伤二极管的SOI LIGBT器件单元。常规的SOI LIGBT由于高压静电引起栅击穿造成静电损伤。本发明包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、阴极区、抗ESD二极管阴极区、栅氧化层、缓冲区、阳极区、阳极接触区、阳极短路点区、场氧区、多晶硅栅极区、栅极隔离氧化层、接触孔和金属电极引线与互连线。本发明由于将抗ESD二极管集成在SOI LIGBT器件单元结构之中，使其在无需外接任何器件就具有较强的抗ESD能力，能够显著改善SOI LIGBT器件自我抗ESD保护性能，减小采用该种器件的各种电力电子系统的体积、重量和成本，并提高系统可靠性。
-
公开(公告)号：CN201946602U
公开(公告)日：2011-08-24
申请号：CN201020692833.6
申请日：2010-12-31
Applicant: 杭州电子科技大学
Abstract: 本实用新型涉及一种集成双纵向沟道SOILDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型中隐埋氧化层将半导体基片分为半导体衬底和轻掺杂漂移区，轻掺杂漂移区两侧分别设置LDMOS的缓冲区和第一低阻多晶硅栅，第一低阻多晶硅栅与轻掺杂漂移区之间设置有纵向栅氧化层。在轻掺杂漂移区顶部设置有阱区和槽氧区，阱区内设置两个源极和欧姆接触区，槽氧区内嵌入第二低阻多晶硅栅。器件上部设置有三个场氧化层以及金属层。本实用新型在阱区与漂移区间引入浅槽栅，增加一条纵向导电沟道，提高了器件的跨导和通态电流，降低了通态电阻和通态压降，降低了通态功耗，改善了器件耐高温特性和耐压性能，提高了器件的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.028 seconds)
