公开(公告)号：CN103354207A

公开(公告)日：2013-10-16

申请号：CN201310293465.6

申请日：2013-07-11

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  余育新 ,  洪玲伟 ,  孟晓 ,  李俊杰 ,  朱仁根 ,  章红芳

IPC: H01L21/336

Abstract: 本发明涉及一种抗ESD集成SOILDMOS器件单元的制作方法。现有方法制作的成SOILDMOS器件系统重量大、成本高，且可靠性低。本发明采用五次氧化，九次光刻制作出具有集成抗ESD结构和功能的SOILDMOS器件单元。本发明在芯片面积成本稍有增加条件下使集成功率与射频SOILDMOS器件具有优良的集成抗ESD自我保护功能，显著改善SOILDMOS器件的自我抗ESD保护性能，减小采用该器件的各种电力电子系统的体积、重量和成本，并提高系统可靠性。

公开(公告)号：CN103354207B

公开(公告)日：2015-08-19

申请号：CN201310293465.6

申请日：2013-07-11

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  余育新 ,  洪玲伟 ,  孟晓 ,  李俊杰 ,  朱仁根 ,  章红芳

IPC: H01L21/336

Abstract: 本发明涉及一种抗ESD集成SOI LDMOS器件单元的制作方法。现有方法制作的成SOI LDMOS器件系统重量大、成本高，且可靠性低。本发明采用五次氧化，九次光刻制作出具有集成抗ESD结构和功能的SOI LDMOS器件单元。本发明在芯片面积成本稍有增加条件下使集成功率与射频SOI LDMOS器件具有优良的集成抗ESD自我保护功能，显著改善SOI LDMOS器件的自我抗ESD保护性能，减小采用该器件的各种电力电子系统的体积、重量和成本，并提高系统可靠性。