公开(公告)号：CN101872772A

公开(公告)日：2010-10-27

申请号：CN201010197517.6

申请日：2010-06-08

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  洪玲伟

IPC: H01L27/12

Abstract: 本发明涉及一种用于横向高压器件和智能功率集成电路的厚膜SOI材料。本发明依次包括半导体衬底、薄隐埋氧化层、P型硅隐埋层和N型顶层硅膜。半导体衬底和N型顶层硅膜中的杂质为均匀分布；半导体衬底厚度为100～300μm，掺杂硼浓度为1013～1015cm-3；N型顶层硅膜厚度为2～70μm，掺杂磷浓度为5×1014～2×1016cm-3；薄隐埋氧化层是厚度为50～300nm的二氧化硅；P型硅隐埋层材料为硅，厚度为22～145μm，掺杂杂质元素包括铝、镓、硼，每种掺杂杂质的掺杂浓度在水平方向上均匀分布、在竖直方向变化。本发明在表面终端技术、漂移区长度优化等方面具有显著提高，有利于节能降耗、保护环境。

公开(公告)号：CN102157434B

公开(公告)日：2012-12-05

申请号：CN201110056347.4

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋 ,  赵伟立

IPC: H01L21/762 ,  H01L21/331

Abstract: 本发明涉及一种具有p埋层的纵向沟道SOILIGBT器件单元的制作方法。现有方法制作的SOILIGBT器件在高温、大电流环境下急剧退化甚至失效。本发明方法采用具有隐埋p型层的SOI材料制作纵向沟道SOILIGBT器件，纵向耐压主要靠具有逆向杂质浓度分布的p型隐埋层和具有正向杂质浓度分布的n型顶层半导体形成的反向偏置pn结耗尽层承担，通过十次刻蚀以及七次氧化制作出具有p埋层的纵向沟道SOILIGBT器件单元。本发明方法有效降低器件通态电阻、通态压降和通态功耗，提高器件通态电流和工作效率，并显著改善SOILIGBT器件的性能，提高器件可靠性。

公开(公告)号：CN102157434A

公开(公告)日：2011-08-17

申请号：CN201110056347.4

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋 ,  赵伟立

IPC: H01L21/762 ,  H01L21/331

Abstract: 本发明涉及一种具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法。现有方法制作的SOI LIGBT器件在高温、大电流环境下急剧退化甚至失效。本发明方法采用具有隐埋p型层的SOI材料制作纵向沟道SOI LIGBT器件，纵向耐压主要靠具有逆向杂质浓度分布的p型隐埋层和具有正向杂质浓度分布的n型顶层半导体形成的反向偏置pn结耗尽层承担，通过十次刻蚀以及七次氧化制作出具有p埋层的纵向沟道SOI LIGBT器件单元。本发明方法有效降低器件通态电阻、通态压降和通态功耗，提高器件通态电流和工作效率，并显著改善SOI LIGBT器件的性能，提高器件可靠性。

公开(公告)号：CN102169831B

公开(公告)日：2013-01-02

申请号：CN201110056336.6

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋

IPC: H01L21/329 ,  H01L21/762

Abstract: 本发明涉及一种具有p埋层的横向沟道SOILIGBT器件单元的制作方法。现有方法制作的SOILIGBT器件在高温、大电流环境下急剧退化甚至失效。本发明方法采用具有隐埋p型层的SOI材料制作SOILIGBT器件，纵向耐压靠具有逆向杂质浓度分布的p型隐埋层和具有正向杂质浓度分布的n型顶层半导体形成的反向偏置pn结承担，通过九次刻蚀以及两次氧化制作出具有p埋层的横向沟道SOILIGBT器件单元。本发明方法制作的器件单元在减薄隐埋氧化层厚度条件下，提高了器件的纵向耐压，同时减弱了自加热效应，改善了器件热特性，提高了其可靠性。

公开(公告)号：CN102169831A

公开(公告)日：2011-08-31

申请号：CN201110056336.6

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋

IPC: H01L21/329 ,  H01L21/762

Abstract: 本发明涉及一种具有p埋层的横向沟道SOILIGBT器件单元的制作方法。现有方法制作的SOILIGBT器件在高温、大电流环境下急剧退化甚至失效。本发明方法采用具有隐埋p型层的SOI材料制作SOILIGBT器件，纵向耐压靠具有逆向杂质浓度分布的p型隐埋层和具有正向杂质浓度分布的n型顶层半导体形成的反向偏置pn结承担，通过九次刻蚀以及两次氧化制作出具有p埋层的横向沟道SOILIGBT器件单元。本发明方法制作的器件单元在减薄隐埋氧化层厚度条件下，提高了器件的纵向耐压，同时减弱了自加热效应，改善了器件热特性，提高了其可靠性。

公开(公告)号：CN101872772B

公开(公告)日：2011-08-31

申请号：CN201010197517.6

申请日：2010-06-08

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  洪玲伟

IPC: H01L27/12

Abstract: 本发明涉及一种用于横向高压器件和智能功率集成电路的厚膜SOI材料。本发明依次包括半导体衬底、薄隐埋氧化层、P型硅隐埋层和N型顶层硅膜。半导体衬底和N型顶层硅膜中的杂质为均匀分布；半导体衬底厚度为100～300μm，掺杂硼浓度为1013～1015cm-3；N型顶层硅膜厚度为2～70μm，掺杂磷浓度为5×1014～2×1016cm-3；薄隐埋氧化层是厚度为50～300nm的二氧化硅；P型硅隐埋层材料为硅，厚度为22～145μm，掺杂杂质元素包括铝、镓、硼，每种掺杂杂质的掺杂浓度在水平方向上均匀分布、在竖直方向变化。本发明在表面终端技术、漂移区长度优化等方面具有显著提高，有利于节能降耗、保护环境。

公开(公告)号：CN102157550B

公开(公告)日：2012-07-04

申请号：CN201110056339.X

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  汪洋 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有p埋层的纵向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本发明顺序包括p型半导体衬底、隐埋氧化层、p埋层区，p埋层区的顶部依次并排设置有金属栅极、n型重掺杂多晶硅栅、栅氧化层和n型轻掺杂漂移区，在n型轻掺杂漂移区顶部两侧分别嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有第一场氧化层、第二场氧化层、阳极金属电极和阴极金属电极。本发明降低了扩展电阻，改善了漂移区电导调制效应，降低了通态功耗，并明显改善器件的热特性。

公开(公告)号：CN102169893A

公开(公告)日：2011-08-31

申请号：CN201110056340.2

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  孔令军 ,  汪洋 ,  赵伟立 ,  刘怡新 ,  吴倩倩

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有P埋层的横向沟道SOILIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本发明顺序包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区；n型轻掺杂漂移区顶部两侧嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区的顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有阴极金属电极和阳极金属电极，n型阴极区的顶部设置有第一场氧化层，n型轻掺杂漂移区的顶部设置有第二场氧化层。本发明提高了器件的纵向耐压，改善了器件的纵向击穿特性，使器件能够适应更高压，更大电流的工作条件，并改善器件的热特性。

公开(公告)号：CN102157550A

公开(公告)日：2011-08-17

申请号：CN201110056339.X

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  汪洋 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有p埋层的纵向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本发明顺序包括p型半导体衬底、隐埋氧化层、p埋层区，p埋层区的顶部依次并排设置有金属栅极、n型重掺杂多晶硅栅、栅氧化层和n型轻掺杂漂移区，在n型轻掺杂漂移区顶部两侧分别嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有第一场氧化层、第二场氧化层、阳极金属电极和阴极金属电极。本发明降低了扩展电阻，改善了漂移区电导调制效应，降低了通态功耗，并明显改善器件的热特性。

公开(公告)号：CN102169893B

公开(公告)日：2012-12-05

申请号：CN201110056340.2

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  孔令军 ,  汪洋 ,  赵伟立 ,  刘怡新 ,  吴倩倩

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有P埋层的横向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本发明顺序包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区；n型轻掺杂漂移区顶部两侧嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区的顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有阴极金属电极和阳极金属电极，n型阴极区的顶部设置有第一场氧化层，n型轻掺杂漂移区的顶部设置有第二场氧化层。本发明提高了器件的纵向耐压，改善了器件的纵向击穿特性，使器件能够适应更高压，更大电流的工作条件，并改善器件的热特性。