-
公开(公告)号：CN110688156B
公开(公告)日：2021-02-02
申请号：CN201910864343.5
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/30
Abstract: 本发明提供一种直接支持64个结构寄存器的RISC指令集编码格式，属于计算机体系结构和处理器微结构技术领域。该直接支持64个结构寄存器的RISC指令集编码格式中，所有指令编码保持32位定长，编码字段包括结构寄存器索引字段Ra、结构寄存器索引字段Rb、结构寄存器索引字段Rc、结构寄存器索引字段Rd、主操作码OPC、功能码FUNC、子功能码SUBF、立即数#b、立即数#c、立即数偏移字段disp。本发明在不增加指令字长，满足RISC指令集基本功能需求的前提下，降低因结构寄存器数量不足而带来的编程难度，避免小容量结构寄存器与大容量物理寄存器之间进行映射的逻辑开销。
-
公开(公告)号：CN110677995B
公开(公告)日：2020-12-11
申请号：CN201910859912.7
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: H05K3/00
Abstract: 本发明提供一种高速光电混合互连通道阶梯阻抗设计方法，涉及PCB设计技术领域，该方法包括以下步骤：S1：获取光缆内端接阻抗；S2：获取传输通道阻抗差异阈值；S3：确定芯片端接阻抗；S4：确定电互连通道阻抗；S5：确定光互连通道印制线阻抗。本发明一种高速光电混合互连通道阶梯阻抗设计方法综合光缆端接阻抗、芯片端接阻抗、传输通道印制线阻抗、传输通道反射和损耗，分别优化确定电互连通道和光互连通道阻抗，在传输通道允许的反射范围内，可以有效降低电互连通道损耗，延长电互连通道传输距离。
-
公开(公告)号：CN110688156A
公开(公告)日：2020-01-14
申请号：CN201910864343.5
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/30
Abstract: 本发明提供一种直接支持64个结构寄存器的RISC指令集编码格式，属于计算机体系结构和处理器微结构技术领域。该直接支持64个结构寄存器的RISC指令集编码格式中，所有指令编码保持32位定长，编码字段包括结构寄存器索引字段Ra、结构寄存器索引字段Rb、结构寄存器索引字段Rc、结构寄存器索引字段Rd、主操作码OPC、功能码FUNC、子功能码SUBF、立即数#b、立即数#c、立即数偏移字段disp。本发明在不增加指令字长，满足RISC指令集基本功能需求的前提下，降低因结构寄存器数量不足而带来的编程难度，避免小容量结构寄存器与大容量物理寄存器之间进行映射的逻辑开销。
-
公开(公告)号：CN103377034B
公开(公告)日：2016-06-08
申请号：CN201210107338.8
申请日：2012-04-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/38
Abstract: 一种指令预送方法及装置、指令管理系统、运算核心，所述指令预送方法包括：按照程序的执行顺序将所述程序划分为指令块；设置所述指令块的指令超块表，所述指令超块表携带所述指令块的标识，所述指令块的存储地址，下一指令块的标识；按照执行顺序发送指令块至至少一个运算核心。本发明的技术方案可以有效减少运算核心的指令脱靶和等待延迟，提高运算核心的计算效率。
-
-
Patent Agency Ranking
公开(公告)号：CN103036818B
公开(公告)日：2015-05-20
申请号：CN201110300240.X
申请日：2011-09-30
Applicant: 无锡江南计算技术研究所
IPC: H04L12/937 , H04L12/863
Abstract: 一种片上网络及其通信控制器。所述片上网络的通信控制器包括至少一个仲裁模块以及至少一个通路选择模块，所述仲裁模块用于对源方片上处理器发送的控制队列中的控制信息进行仲裁，以产生仲裁结果；所述通路选择模块用于在接收到所述仲裁结果后，打开源方片上处理器与目标方片上处理器之间的信息通路；其中，发送控制信息的片上处理器为源方片上处理器，接收数据信息的片上处理器为目标方片上处理器。本发明有效地提高了片上网络的数据传输效率，实现了数据信息的流水传输，并且不需要设置对数据信息进行缓存的存储器，因而减小了芯片的面积，降低了片上网络数据传输的硬件代价。
-
公开(公告)号：CN102929742B
公开(公告)日：2015-04-08
申请号：CN201210423061.X
申请日：2012-10-29
Applicant: 无锡江南计算技术研究所
IPC: G06F11/10
Abstract: 一种18颗粒任意位宽存储接口的单颗粒容错方法，包括：采用256+32编码形式的纠错编码矩阵，并采用数据纵向积累校验字的方式进行校验；其中，纠错编码矩阵包括288行32列，其中纠错编码矩阵自上而下分为18个子矩阵，每个子矩阵包括16行32列；其中，在用Hi表示纠错编码矩阵的第i行、用Erj和Eri以及Ebi和Ebj表示单位矩阵情况下，纠错编码矩阵H满足以下3个条件：第一，任意子矩阵内各行向量线性不相关；第二，任意两个子矩阵满足Hi*Eri!=Hj*Erj(i!=j),Erj和Eri的取值范围为{1,2,3,4,5,6,…255}；第三，任意三个子矩阵满足Hi*Ebi+Hj*Ebj!=Hk*Erk(i!=j),Ebi，Ebj取值范围为{1,2,4,8,16,32,…128}。本发明提供了一种能够针对18片任意位宽颗粒的存储接口提供单颗粒容错能力、且能高效检出双颗粒故障的单颗粒容错方法。
-
公开(公告)号：CN102104008B
公开(公告)日：2013-04-24
申请号：CN200910201485.X
申请日：2009-12-16
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种芯片封装方法，包括步骤：提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。本发明降低了芯片使用时系统设计的难度。
-
公开(公告)号：CN103049586A
公开(公告)日：2013-04-17
申请号：CN201110309029.4
申请日：2011-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 一种电源分配系统目标阻抗的获取方法、电源分配系统的仿真方法以及电源分配系统的协同仿真方法。所述电源分配系统目标阻抗的获取方法包括：基于负载芯片的电学特性，获取电源分配系统对所述负载芯片的时域翻转电流；将所述时域翻转电流转换为频域翻转电流；获得与所述频域翻转电流对应的所述电源分配系统的目标阻抗。本发明的技术方案，得到了电源分配系统的准确的目标阻抗，防止了对电源分配系统的去耦电容的过设计，减小了电源分配系统的成本。
-
公开(公告)号：CN102104008A
公开(公告)日：2011-06-22
申请号：CN200910201485.X
申请日：2009-12-16
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种芯片封装方法，包括步骤：提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。本发明降低了芯片使用时系统设计的难度。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.054 seconds)
