-
公开(公告)号：CN102104008B
公开(公告)日：2013-04-24
申请号：CN200910201485.X
申请日：2009-12-16
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种芯片封装方法，包括步骤：提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。本发明降低了芯片使用时系统设计的难度。
-
公开(公告)号：CN103049586A
公开(公告)日：2013-04-17
申请号：CN201110309029.4
申请日：2011-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 一种电源分配系统目标阻抗的获取方法、电源分配系统的仿真方法以及电源分配系统的协同仿真方法。所述电源分配系统目标阻抗的获取方法包括：基于负载芯片的电学特性，获取电源分配系统对所述负载芯片的时域翻转电流；将所述时域翻转电流转换为频域翻转电流；获得与所述频域翻转电流对应的所述电源分配系统的目标阻抗。本发明的技术方案，得到了电源分配系统的准确的目标阻抗，防止了对电源分配系统的去耦电容的过设计，减小了电源分配系统的成本。
-
公开(公告)号：CN102800649A
公开(公告)日：2012-11-28
申请号：CN201210325656.1
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: H01L23/522
Abstract: 本发明提供了一种多层封装基板以及封装件。根据本发明的多层封装基板包括：依次层叠的上积层、芯板层以及下积层；其中，所述上积层的芯片区域中布置了多个上积层过孔；所述下积层的芯片区域中布置了多个下积层过孔；其中，所述下积层的芯片区域中的所述多个下积层过孔包括附加过孔，以使得下积层的芯片区域中的下积层过孔的密度趋近于上积层的芯片区域中的上积层过孔的密度。由此，可平衡封装基板内上积层与下积层之间的芯片区域的过孔密度，防止封装基板翘曲并提高高密度多层封装基板的可制造性。
-
公开(公告)号：CN102104008A
公开(公告)日：2011-06-22
申请号：CN200910201485.X
申请日：2009-12-16
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种芯片封装方法，包括步骤：提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。本发明降低了芯片使用时系统设计的难度。
-
公开(公告)号：CN102053650A
公开(公告)日：2011-05-11
申请号：CN200910198571.X
申请日：2009-11-06
Applicant: 无锡江南计算技术研究所
Abstract: 一种背板信号线布线方法和一种背板系统，其中，所述背板信号线布线方法包括：根据待传输信号对串扰的敏感程度，将信号线分为第一类信号线与第二类信号线，其中，所述第一类信号线中所传输的信号，相较于所述第二类信号线中所传输的信号，对串扰更为敏感；按照所述信号线的分类，设置印刷电路板中的过孔，并去除部分过孔在部分电路层中的孔分支；依次对所述第一类信号线和第二类信号线进行布线，使所述第一类信号线分布于具有较少孔分支的电路层。本发明有效地利用了背板中的电路层空间，显著地降低孔分支对穿越电路层的信号线所产生的串扰。
-
Patent Agency Ranking
公开(公告)号：CN113641550B
公开(公告)日：2024-03-22
申请号：CN202110665322.8
申请日：2021-06-16
Applicant: 无锡江南计算技术研究所
IPC: G06F11/30 , G06F11/32 , G06F1/26 , G06F1/3206 , G06F1/3234
Abstract: 本发明公开了一种处理器功耗管控方法及装置，包括实时检测处理器的参数，将所述参数发送至维管系统，所述参数包括电流、电压和功耗数据；当检测到功耗数据超过报警阈值时，拉低硬件中断信号，触发所述维管系统的调压功能；当检测到功耗数据超过调压阈值时，所述维管系统发送调节指令至多相供电系统，对输出电压进行调节。本发明可以实现对处理器实际运行功耗的实时检测、当功耗超过设定阈值时则给出中断报警信号，触发维管系统对处理器的功耗进行介入管控。
-
公开(公告)号：CN110678024B
公开(公告)日：2020-12-11
申请号：CN201910871998.5
申请日：2019-09-16
Applicant: 无锡江南计算技术研究所
IPC: G06F1/18
Abstract: 一种高密度正交拔插多中板高精度靶向对位框架装置，包括顶板、底板、背板、第一导轨板和第二导轨板，所述顶板、所述底板各自均包括中间面板和位于中间面板的水平两侧的两个旁侧面板，所述背板用于定位安装电源板及中板，所述第一导轨板用于安装计算插件，所述第二导轨板用于安装网络插件。本发明结构紧凑、使用方便，单个超节点256个计算节点和网络实现了紧密互联和高密度组装，网络前后正交互联、拔插，针对多中板安装形式能够实现高精度靶向精准定位安装，网络垂直插件的网络布线以及水路走向无干涉。
-
公开(公告)号：CN110716613A
公开(公告)日：2020-01-21
申请号：CN201910867712.6
申请日：2019-09-14
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种一体多段式运算插件互连组装结构。包括两块处理器卡、一块电源板卡、一块冷却板卡，处理器卡包括第一接口、第二接口，第一接口包括第一接口A、第一接口B，两处理器卡通过第一接口A与第一接口B垂直互连，冷却板卡设置在两块处理器卡中间，电源板卡上设置有第三接口，用以分别与两块处理器卡的第二接口互连。本发明还公开了一种一体多段式运算插件互连组装方法。本发明通过平行扣板连接器实现多块逻辑板卡与机械冷板组装互连，利用机械框架和连接器件分别构建机械定位与电气互连装置，并与主电源板形成一体多段式的互连组装结构。实现多种板卡部件紧耦合互连组装，并且提高了刀片装置的可维性。
-
公开(公告)号：CN110677043A
公开(公告)日：2020-01-10
申请号：CN201910863470.3
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及电源控制技术领域，尤其涉及一种输出电压自适应调节的多相DCDC电源控制电路。包括CPU核心电源、处理器、自适应电压定位电路、数字环路补偿电路，CPU核心电源依据获取的处理器的检测电压与设定电压值的对比结果调节输出电压，数字环路补偿电路依据处理器的外部电压与设定电压值的对比结果补偿输出电压，自适应电压定位电路依据检测电路调节设定电压值。现有技术中，当核心电源对处理器的输出电流快速变化时，核心电源的相应速度不足，将导致输出电压波动过大。相较于现有技术，本发明通过CPU核心电源、自适应电压定位电路、数字环路补偿电路三者的配合使得当输出电流快速变化时，输出电压能够维持稳定。
-
公开(公告)号：CN110676174A
公开(公告)日：2020-01-10
申请号：CN201910866272.2
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: H01L21/48 , H01L21/768
Abstract: 本发明公开了一种封装高速信号过孔优化设计方法，包括：（1）、对过孔连接盘的最小孔径进行设计；（2）、对过孔反焊盘的盘径进行设计；（3）、对过孔反焊盘的深度进行设计；（4）依据上述设计确定封装高速信号孔盘结构。针对封装引脚BGA焊盘位置的阻抗不连续特性，综合过孔连接盘盘径、过孔反盘盘径、过孔反盘深度等多维参数进行过孔阻抗扫描，优化确定封装高速信号孔盘结构，可以有效提高封装高速信号过孔阻抗，降低封装高速信号回波损耗，改善封装高速信号传输特性。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.041 seconds)
