-
公开(公告)号：CN102446159B
公开(公告)日：2013-09-18
申请号：CN201010508870.1
申请日：2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F12/02
Abstract: 一种多核处理器的数据管理方法及装置，所述多核处理器包括处理器核心阵列和处理器核心互连结构，所述处理器核心阵列包括多个处理器核心，所述处理器核心包括具有多个存储单元的核内存储器，所述处理器核心互连结构用于所述处理器核心阵列中任意两处理器核心间的通信，所述方法包括：对所述处理器核心的核内存储器的存储单元分配存储地址；根据所述存储单元的存储地址在至少一个处理器核心的核内存储器和主存之间进行数据传输。本发明提高了数据的读写效率，利用批量化的访存方式，将多次数据访问合并，避免了零散访问主存的效率损失问题，并提供了多种编址方式和相应的数据传输方式，能够满足多种计算过程的应用需要。
-
公开(公告)号：CN102446158B
公开(公告)日：2013-09-18
申请号：CN201010508842.X
申请日：2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F9/50
Abstract: 一种多核处理器及多核处理器组，包括至少一个主核、至少一个从核阵列、第一互连结构和从核互连结构，所述从核阵列包括多个从核，所述从核与主核异构，其中，所述第一互连结构和从核互连结构用于所述主核与所述从核阵列间的通信，所述从核互连结构还用于所述从核阵列中任意两从核间的通信，作为一个优选的技术方案，所述主核为通用处理器核，所述从核为微结构和指令集经过精简优化的处理器核，且所述多核处理器集成在同一芯片上。本发明改善了处理器核之间的通信效率，提高了整个多核处理器的计算密度，实现了通用控制功能和高计算密度的均衡。
-
公开(公告)号：CN102945220A
公开(公告)日：2013-02-27
申请号：CN201210396345.4
申请日：2012-10-17
Applicant: 无锡江南计算技术研究所
IPC: G06F13/42
Abstract: 本发明提供了一种基于序号的多队列保序方法。在队列一的出口和入口分别设立出口计数器和入口计数器；入口计数器每收到一个包加一，出口计数器每发送一个包加一；进入队列二的消息包携带有进入队列二时的队列一的入口计数器的计数值作为序号；进入队列二的消息包在准备出队时，将携带的序号与队列一的入口计数器当前值和出口计数器当前值进行比较，以判断是否可以出队。当根据准备出队的消息包携带的序号、以及队列一的入口计数器当前值和出口计数器当前值判定在所述准备出队的消息包之前的进入队列一的消息包已全部发出时，使所述准备出队的消息包出队。
-
公开(公告)号：CN102929800A
公开(公告)日：2013-02-13
申请号：CN201210396169.4
申请日：2012-10-17
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种Cache一致性协议派生处理方法。针对每一个一次请求的一致性处理流程依次执行目录访问以及派生请求判断；在目录访问中，查询一次请求地址对应的数据在CPU内部是否有比主存更新的副本，如有，则一次请求访问最新副本；否则判定主存中数据是最新的，一次请求直接访问主存；而且，对于CPU内部有最新副本的情况，生成作为所述一次请求的派生请求的二次请求，所述二次请求或将最新副本回写主存，并且将该最新副本置为无效，或将CPU内最新副本置为无效；在派生请求判断中，判断一次请求是否有派生请求，如果一次请求有派生请求，则使该一次请求不能从一次请求队列释放。
-
公开(公告)号：CN101989942A
公开(公告)日：2011-03-23
申请号：CN200910165362.5
申请日：2009-08-07
Applicant: 无锡江南计算技术研究所
IPC: H04L12/40 , H04L12/437
Abstract: 一种仲裁控制方法、应用该仲裁控制方法的通信方法、仲裁器和应用该仲裁器的通信系统，其中，所述仲裁控制方法包括：对通信请求进行排序，所述排序与所述通信请求的链路距离和提交时间相关；对排序的所述通信请求进行筛选并提交筛选后的通信请求；根据所提交的通信请求的类型，对所述通信请求进行仲裁，返回仲裁失败响应或仲裁成功响应；根据所述仲裁响应，更新链路记录和信用记录。本发明通过对通信资源信用和链路的集中管理和分配，简化了仲裁过程，提高了流水仲裁能力和链路的通信效率。
-
Patent Agency Ranking
公开(公告)号：CN110727463B
公开(公告)日：2021-08-10
申请号：CN201910863815.5
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/30
Abstract: 本发明公开了一种基于动态信用的零级指令循环缓冲预取方法。包括当检测到指令流中存在循环体时，判断循环体的循环方向；根据循环体的循环方向确定循环体的循环出口指令信息，并根据循环出口指令信息向一级指令缓存控制部件发送预取信用信息；当检测到输出指令到达循环体尾部时，判断循环体的行进方向，若循环体的行进方向为继续循环方向，则向一级指令缓存控制部件的预取信用管理部件发送启动预取信号。本发明还公开了一种基于动态信用的零级指令循环缓冲预取装置。本发明通过预取循环出口方向的指令，可以在零级指令循环缓存中的循环退出时，立即从零级指令缓存中继续提供出口方向的指令，避免零级指令缓存脱靶时带来的性能气泡。
-
公开(公告)号：CN110704362B
公开(公告)日：2021-03-12
申请号：CN201910864444.2
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/173
Abstract: 本发明提供一种处理器阵列局部存储混合管理技术，属于计算机体系结构和处理器微结构技术领域。该处理器阵列局部存储混合管理技术包括如下步骤：S1：将阵列处理器中每个核心的片上局部存储（LDM）被划分为第一类区域、第二类区域和第三类区域；S2：将第一类区域设定为用以保存本地私有数据、其具体编址仅对本核心的应用程序可见的私有存储空间；S3：将第二类区域设定为用以保存多个核心的共享数据、其具体编址对多个核心的应用程序可见的共享存储空间；S4：将第三类区域设定为用以映射到整个主存空间、采用Cache的方式管理以使本核心的应用程序对可Cache空间的访问可见的Cache存储空间。本发明针对应用特征进行灵活配置，高效发挥应用的实际运行性能。
-
公开(公告)号：CN110688209A
公开(公告)日：2020-01-14
申请号：CN201910852487.9
申请日：2019-09-10
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及计算机体系结构与处理器微结构技术领域，具体为一种基于二叉树的大窗口访存流量调度缓冲结构及方法。一种基于二叉树的大窗口访存流量调度缓冲结构，包括存储条目，用于记录访存请求的信息；空条目队列，用于以队列的形式挂载存储条目；调度二叉树，用于以二叉树的形式组织存储条目。访存请求的信息包括访存请求信息、条目的左子指针、条目的右子指针。本申请在访存请求到达缓冲时，即将其组织成二叉树结构，在发射时只需要选择二叉树的根节点即可，能够在面对大量访存请求时，实现大规模的访存请求调度，挖掘访存序列的局部性，提高访存带宽，缓解访存墙问题。
-
-
公开(公告)号：CN106250097A
公开(公告)日：2016-12-21
申请号：CN201610460936.1
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F7/24
CPC classification number: G06F7/24
Abstract: 本发明提出一种面向大数据的加速排序装置、方法、芯片、处理器，涉及处理器设计领域，该方法对待排序列数据，每次取连续n位数据，取m组，并存放在所述寄存器组中；分别对m组所述待排序列数据进行排序，生成m组有序序列数据，通过排序算法将所述有序序列数据进行排序。本发明将所有与比较相关的排序算法复杂度降为原来的1/n；同时，这种n单元数据的连续访存，一定程度降低了访存开销，从而大大的提高了排序算法的执行速度，通过本发明，提高了单个节点处理器上针对排序应用的处理效率。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.062 seconds)
