-
公开(公告)号：CN106250097A
公开(公告)日：2016-12-21
申请号：CN201610460936.1
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F7/24
CPC classification number: G06F7/24
Abstract: 本发明提出一种面向大数据的加速排序装置、方法、芯片、处理器，涉及处理器设计领域，该方法对待排序列数据，每次取连续n位数据，取m组，并存放在所述寄存器组中；分别对m组所述待排序列数据进行排序，生成m组有序序列数据，通过排序算法将所述有序序列数据进行排序。本发明将所有与比较相关的排序算法复杂度降为原来的1/n；同时，这种n单元数据的连续访存，一定程度降低了访存开销，从而大大的提高了排序算法的执行速度，通过本发明，提高了单个节点处理器上针对排序应用的处理效率。
-
公开(公告)号：CN106168940A
公开(公告)日：2016-11-30
申请号：CN201610460013.6
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F15/173 , H04L12/771
CPC classification number: G06F15/17318 , G06F15/17312 , H04L45/60
Abstract: 本发明提供了一种高密度片上网络的路网实现方法，适用于众核片上网络技术领域，包括：步骤1，将第一路由和第二路由的链路划分为多个低宽度的自治的子链路；步骤2，检测输入端口的数据包的队列，配置所述子链路和所述队列在同一时刻并行传输最大数量的所述数据包；步骤3，根据所述数据包并行传输前的路由信息，将所述数据包进行拆分输出。同时本发明还提供一种高密度片上网络的路网路由装置。借此，本发明实现了片上网络细粒度数据传输的结构及路由机制的优化。
-
公开(公告)号：CN106126440A
公开(公告)日：2016-11-16
申请号：CN201610459904.X
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F12/0811 , G06F12/0897
CPC classification number: G06F12/0811 , G06F12/0897
Abstract: 本发明提出一种改善数据在缓存中空间局部性的缓存方法及装置，涉及高速缓存技术领域，该方法包括设置主缓存与辅缓存，当进行访存操作时，先访问所述主缓存，从访存地址中解析出索引域，根据所述索引域定位所述主缓存中的组相联缓存块；检查所述组相联缓存块的有效位，判断是否命中，若命中，则从命中的缓存块中获取欲访问的数据，否则访问辅缓存，判断是否命中，若命中，从所述辅缓存中获取所述欲访问的数据；若所述辅缓存未命中，则从内存中获取所述欲访问的数据，并将所述欲访问的数据所在的数据块复制到所述主缓存中，将内存中与所述欲访问的数据空间局部性关系最好的数据块复制到所述辅缓存中。
-
公开(公告)号：CN106126440B
公开(公告)日：2019-01-25
申请号：CN201610459904.X
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F12/0811 , G06F12/0897
-
公开(公告)号：CN106126434A
公开(公告)日：2016-11-16
申请号：CN201610460009.X
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F12/02 , G06F12/0893
CPC classification number: G06F12/0269 , G06F12/0893
Abstract: 本发明适用于计算机技术领域，提供了一种中央处理器缓存区的缓存行的替换方法及装置，所述方法包括：步骤1，根据分别缓存在所述中央处理器缓存区的多个缓存行中的多个应用程序的任务的优先级标识值和被访问的时间间隔，计算所述中央处理器缓存区中需要被替换的缓存行；步骤2，将所述中央处理器缓存区中需要被替换的缓存行进行替换。借此，本发明提高了实时性数据块的命中率。
-
Patent Agency Ranking
公开(公告)号：CN106126434B
公开(公告)日：2019-04-30
申请号：CN201610460009.X
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F12/02 , G06F12/0893
Abstract: 本发明适用于计算机技术领域，提供了一种中央处理器缓存区的缓存行的替换方法及装置，所述方法包括：步骤1，根据分别缓存在所述中央处理器缓存区的多个缓存行中的多个应用程序的任务的优先级标识值和被访问的时间间隔，计算所述中央处理器缓存区中需要被替换的缓存行；步骤2，将所述中央处理器缓存区中需要被替换的缓存行进行替换。借此，本发明提高了实时性数据块的命中率。
-
公开(公告)号：CN106453072A
公开(公告)日：2017-02-22
申请号：CN201610460938.0
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: H04L12/701 , H04L12/771
Abstract: 本发明提供了一种片上网络路由器通道资源的贪婪分配方法，适用于片上网络技术领域，所述贪婪分配方法在交叉开关分配阶段为路由器的内部的输入端口与输出端口进行映射之前进行，包括：预处理步骤，当数据包进入所述输入端口的子通道和虚通道中时，将数据包信息进行归类处理得到预处理信息表；执行步骤，根据所述预处理信息表以及所述数据包对应的所述输出端口的大小，选择最大限度多个所述数据包匹配所述子通道和所述输出端口。同时还提供一种片上网络路由器通道资源的贪婪分配装置。借此，本发明利用贪婪算法思想对输入端口和输出端口之间进行通道的匹配，达到趋向于最优的映射，提高通道的利用率。
-
公开(公告)号：CN116070474B
公开(公告)日：2023-07-07
申请号：CN202310363122.6
申请日：2023-04-07
Applicant: 之江实验室 , 浙江大学 , 无锡江南计算技术研究所
IPC: G06F30/20 , G06F17/15 , G06F111/04 , G06F111/08
Abstract: 本发明公开了一种面向AI浮点融合运算单元的验证激励产生方法，该方法包括：针对新型AI浮点融合运算单元进行分析，获取输入操作数数量、输入操作数数据格式、输入操作数数据类型并构建相应参数模型；结合参数模型构造输入操作数之间的约束表达式、输入操作数和中间结果的约束表达式、输入操作数和输出结果的约束表达式；分别对三种约束表达式进行求解生成一定数量的验证激励；将验证激励分别送入参考模型和待验证新型AI浮点融合运算单元中比较计算结果和记录覆盖率。通过该方法可以提高验证人员对新型AI浮点融合运算单元的验证效率和验证覆盖率。
-
公开(公告)号：CN112163187B
公开(公告)日：2023-07-07
申请号：CN202011290004.X
申请日：2020-11-18
Applicant: 无锡江南计算技术研究所
IPC: G06F17/14
Abstract: 本发明涉及数字信号处理领域，具体涉及一种超长点数超高性能FFT计算装置。本发明通过以下技术方案得以实现的：一种超长点数超高性能FFT计算装置，包含FFT计算模块和控制单元，所述FFT计算模块数量为两个，分别为计算模块一和计算模块二；还包含两个三维转置存储器和二维转置存储器；三维转置存储器一的数据输入端连接主存，数据输出端连接计算模块一；所述二维转置存储器的数据输入端连接所述计算模块一，数据输出端连接所述计算模块二。本发明的目的是提供一种超长点数超高性能FFT计算装置，通过全新的数据转置处理方式，增加数据平滑性，使得FFT数据处理过程中数据带宽利用率高，大大增加处理效率。
-
公开(公告)号：CN115357195A
公开(公告)日：2022-11-18
申请号：CN202211059381.1
申请日：2022-08-31
Applicant: 无锡江南计算技术研究所
IPC: G06F3/06
Abstract: 本发明提供一种支持分区并发访问的软硬件协同存储器组织方法及装置方法及装置，属于存储器设计技术领域。该方法包括如下步骤：S1：将存储器基于预设区分方式从逻辑上划分为地址连续的多个可独立访问的存储体；S2：获取来自多个计算单元/请求源发送的多个请求信息，基于请求信息和逻辑划分模式匹配对应的存储体，将每个请求信息分别发送至对应的存储体；S3：接收对应的计算单元/请求源的请求信息，基于请求信息和逻辑划分模式获取该计算单元/请求源相匹配的存储体，将该存储体的访存请求数据发送至对应的计算单元/请求源。本发明只需配备开销较小的存储访问模块和数据选择模块即可实现高并行度的访问处理，设计复杂度低，实现开销小。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.144 seconds)
