-
公开(公告)号:CN115328657A
公开(公告)日:2022-11-11
申请号:CN202211023541.7
申请日:2022-08-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明属于高性能微处理器领域,涉及基于轻量级消息和共享局部存储器的协同计算系统及方法。包括:S1主核心执行核心算法;S2判断是否执行到加速计算部分,若否则返回步骤S1,若是则执行步骤S3;S3主核心继续执行程序中的核心算法,并同时发送轻量级消息至数据中转处理器;S4数据中转处理器在局部数据存储器中提取相应位置处的原始数据并转发至异构核心;S5异构核心进行相应计算以得到相应的结果数据,并将结果数据返回至数据中转处理器;S6数据中转处理器将结果数据发送至局部数据存储器,局部数据存储器将结果数据存储至相应位置处,以供主核心提取。本发明提供基于轻量级消息和共享局部存储器的协同计算系统及方法,系统结构简洁、交互性能高。
-
公开(公告)号:CN115328619A
公开(公告)日:2022-11-11
申请号:CN202211038503.9
申请日:2022-08-29
Applicant: 无锡江南计算技术研究所
Abstract: 本申请公开了一种支持阵列私有和共享数据访问的地址标识方法及装置,其方法包括:当检测到芯片阵列内任意一个源计算核心执行访存指令时,计算出访问地址;基于访问地址判断访存指令的访问类型;当确定访问类型为共享空间访问时,基于源计算核心的请求转发部件将访存指令的请求转发至芯片阵列的局域网络;基于局域网络将访存指令的请求发送至目标计算核心,并由目标计算核心的访存部件对本地存储数据进行访问;对访存指令、访存指令的访问类型以及目标计算核心进行标识。本方法可支持阵列内私有和共享数据访问两种方式,通过在阵列内进行解析处理和路由访问,使得芯片具有轻量级和处理简单的特征,且还可有效改善计算性能以及数据访问速率。
-
公开(公告)号:CN115269010A
公开(公告)日:2022-11-01
申请号:CN202210966719.5
申请日:2022-08-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种支持处理功能扩展的指令构建方法及装置,属于高性能微处理器设计技术领域。该方法包括如下步骤:S1:从处理器中获取目标源操作数;S2:将目标功能描述符存储于目标源操作数;S3:控制加速器对目标源操作数中的目标功能描述符进行解析获取目标指令功能。本发明将目标功能描述符存储在目标源操作数中,实现描述指令功能,由加速器对输入的功能描述符进行解析来识别指令功能,因此可以在不扩展指令长度的前提下进一步扩展指令的功能。
-
公开(公告)号:CN102446112B
公开(公告)日:2015-05-20
申请号:CN201010508848.7
申请日:2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/45
CPC classification number: Y02D10/41
Abstract: 一种指令处理装置和处理器、指令翻译装置和方法,所述指令处理装置用于处理目标指令,所述目标指令由二进制码表示,用于求逻辑表达式的运算结果,所述目标指令包括所述逻辑表达式的真值表中逻辑表达式的值和操作数,以及目标操作数,所述逻辑表达式的操作数至少为二个;所述指令处理装置包括:解析单元,用于解析所述目标指令,获取所述真值表中逻辑表达式的值和操作数以及目标操作数;多路选择单元,根据所述真值表中逻辑表达式的值和操作数输出逻辑运算的结果至所述目标操作数。本发明的指令处理装置和处理器、指令翻译装置和方法,加快了处理器处理逻辑运算的效率,提高了处理器的应用性能,有效的降低了处理器的功耗。
-
公开(公告)号:CN102830952B
公开(公告)日:2014-12-24
申请号:CN201210326452.X
申请日:2012-09-05
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种基于指令块的指令发射控制方法及装置、以及处理器。判断处于指令准备发射状态的指令的指令类型。若判定所述处于指令准备发射状态的指令的指令类型是栏栅指令,则进一步判断发射条件;若判定还有更先执行序的指令不能发射,则使得作为栏栅指令的所述处于指令准备发射状态的指令不能发射;若判定更先执行序的指令均能发射或均已发射,则发射作为栏栅指令的所述处于指令准备发射状态的指令。如果判定所述处于指令准备发射状态的指令的指令类型是普通指令,则进一步判断发射条件;若判定还有更先执行序的栏栅指令未发射,则使得作为普通指令的所述处于指令准备发射状态的指令不能发射;若判定无更先执行序的栏栅指令未发射,则发射作为普通指令的所述处于指令准备发射状态的指令。
-
公开(公告)号:CN102446158B
公开(公告)日:2013-09-18
申请号:CN201010508842.X
申请日:2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F9/50
Abstract: 一种多核处理器及多核处理器组,包括至少一个主核、至少一个从核阵列、第一互连结构和从核互连结构,所述从核阵列包括多个从核,所述从核与主核异构,其中,所述第一互连结构和从核互连结构用于所述主核与所述从核阵列间的通信,所述从核互连结构还用于所述从核阵列中任意两从核间的通信,作为一个优选的技术方案,所述主核为通用处理器核,所述从核为微结构和指令集经过精简优化的处理器核,且所述多核处理器集成在同一芯片上。本发明改善了处理器核之间的通信效率,提高了整个多核处理器的计算密度,实现了通用控制功能和高计算密度的均衡。
-
公开(公告)号:CN102945220A
公开(公告)日:2013-02-27
申请号:CN201210396345.4
申请日:2012-10-17
Applicant: 无锡江南计算技术研究所
IPC: G06F13/42
Abstract: 本发明提供了一种基于序号的多队列保序方法。在队列一的出口和入口分别设立出口计数器和入口计数器;入口计数器每收到一个包加一,出口计数器每发送一个包加一;进入队列二的消息包携带有进入队列二时的队列一的入口计数器的计数值作为序号;进入队列二的消息包在准备出队时,将携带的序号与队列一的入口计数器当前值和出口计数器当前值进行比较,以判断是否可以出队。当根据准备出队的消息包携带的序号、以及队列一的入口计数器当前值和出口计数器当前值判定在所述准备出队的消息包之前的进入队列一的消息包已全部发出时,使所述准备出队的消息包出队。
-
公开(公告)号:CN102446112A
公开(公告)日:2012-05-09
申请号:CN201010508848.7
申请日:2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/45
CPC classification number: Y02D10/41
Abstract: 一种指令处理装置和处理器、指令翻译装置和方法,所述指令处理装置用于处理目标指令,所述目标指令由二进制码表示,用于求逻辑表达式的运算结果,所述目标指令包括所述逻辑表达式的真值表中逻辑表达式的值和操作数,以及目标操作数,所述逻辑表达式的操作数至少为二个;所述指令处理装置包括:解析单元,用于解析所述目标指令,获取所述真值表中逻辑表达式的值和操作数以及目标操作数;多路选择单元,根据所述真值表中逻辑表达式的值和操作数输出逻辑运算的结果至所述目标操作数。本发明的指令处理装置和处理器、指令翻译装置和方法,加快了处理器处理逻辑运算的效率,提高了处理器的应用性能,有效的降低了处理器的功耗。
-
公开(公告)号:CN101989942A
公开(公告)日:2011-03-23
申请号:CN200910165362.5
申请日:2009-08-07
Applicant: 无锡江南计算技术研究所
IPC: H04L12/40 , H04L12/437
Abstract: 一种仲裁控制方法、应用该仲裁控制方法的通信方法、仲裁器和应用该仲裁器的通信系统,其中,所述仲裁控制方法包括:对通信请求进行排序,所述排序与所述通信请求的链路距离和提交时间相关;对排序的所述通信请求进行筛选并提交筛选后的通信请求;根据所提交的通信请求的类型,对所述通信请求进行仲裁,返回仲裁失败响应或仲裁成功响应;根据所述仲裁响应,更新链路记录和信用记录。本发明通过对通信资源信用和链路的集中管理和分配,简化了仲裁过程,提高了流水仲裁能力和链路的通信效率。
-
-
-
-
-
-
-
-