公开(公告)号：CN102902656A

公开(公告)日：2013-01-30

申请号：CN201210370445.X

申请日：2012-09-28

Applicant: 无锡江南计算技术研究所

Inventor： 吴东 ,  谢向辉 ,  原昊 ,  郝子宇 ,  钱磊 ,  陆晓亮 ,  王宇 ,  周浩杰

IPC: G06F15/78

Abstract: 本发明提供了一种可重构集群的模块化三维构造方法和可重构集群构造结构。将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分，从而形成通用处理器节点模块、可重构加速器基板和互连网络支撑底板三个相互支撑的功能模块；第二步骤，用于定义所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板之间的功能接口；第三步骤，用于通过接插件实现所述通用处理器节点模块和所述可重构加速器基板的水平堆叠，形成一个可重构计算节点；第四步骤，用于将所述可重构计算节点以垂直插装的方式插装在具有网络交换能力的所述互连网络支撑底板上，从而形成一个基于三维构造的可重构集群结构。

公开(公告)号：CN102446112B

公开(公告)日：2015-05-20

申请号：CN201010508848.7

申请日：2010-10-12

Applicant: 无锡江南计算技术研究所

Inventor： 谢向辉 ,  过锋 ,  吴新军 ,  李宏亮 ,  唐勇 ,  任秀江 ,  陆晓亮

IPC: G06F9/45

CPC classification number: Y02D10/41

Abstract: 一种指令处理装置和处理器、指令翻译装置和方法，所述指令处理装置用于处理目标指令，所述目标指令由二进制码表示，用于求逻辑表达式的运算结果，所述目标指令包括所述逻辑表达式的真值表中逻辑表达式的值和操作数，以及目标操作数，所述逻辑表达式的操作数至少为二个；所述指令处理装置包括：解析单元，用于解析所述目标指令，获取所述真值表中逻辑表达式的值和操作数以及目标操作数；多路选择单元，根据所述真值表中逻辑表达式的值和操作数输出逻辑运算的结果至所述目标操作数。本发明的指令处理装置和处理器、指令翻译装置和方法，加快了处理器处理逻辑运算的效率，提高了处理器的应用性能，有效的降低了处理器的功耗。

公开(公告)号：CN102446112A

公开(公告)日：2012-05-09

申请号：CN201010508848.7

申请日：2010-10-12

Applicant: 无锡江南计算技术研究所

Inventor： 谢向辉 ,  过锋 ,  吴新军 ,  李宏亮 ,  唐勇 ,  任秀江 ,  陆晓亮

IPC: G06F9/45

CPC classification number: Y02D10/41

Abstract: 一种指令处理装置和处理器、指令翻译装置和方法，所述指令处理装置用于处理目标指令，所述目标指令由二进制码表示，用于求逻辑表达式的运算结果，所述目标指令包括所述逻辑表达式的真值表中逻辑表达式的值和操作数，以及目标操作数，所述逻辑表达式的操作数至少为二个；所述指令处理装置包括：解析单元，用于解析所述目标指令，获取所述真值表中逻辑表达式的值和操作数以及目标操作数；多路选择单元，根据所述真值表中逻辑表达式的值和操作数输出逻辑运算的结果至所述目标操作数。本发明的指令处理装置和处理器、指令翻译装置和方法，加快了处理器处理逻辑运算的效率，提高了处理器的应用性能，有效的降低了处理器的功耗。

公开(公告)号：CN102902656B

公开(公告)日：2015-05-20

申请号：CN201210370445.X

申请日：2012-09-28

Applicant: 无锡江南计算技术研究所

Inventor： 吴东 ,  谢向辉 ,  原昊 ,  郝子宇 ,  钱磊 ,  陆晓亮 ,  王宇 ,  周浩杰

IPC: G06F15/78

Abstract: 本发明提供了一种可重构集群的模块化三维构造方法和可重构集群构造结构。将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分，从而形成通用处理器节点模块、可重构加速器基板和互连网络支撑底板三个相互支撑的功能模块；第二步骤，用于定义所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板之间的功能接口；第三步骤，用于通过接插件实现所述通用处理器节点模块和所述可重构加速器基板的水平堆叠，形成一个可重构计算节点；第四步骤，用于将所述可重构计算节点以垂直插装的方式插装在具有网络交换能力的所述互连网络支撑底板上，从而形成一个基于三维构造的可重构集群结构。