-
公开(公告)号：CN113416935A
公开(公告)日：2021-09-21
申请号：CN202110642910.X
申请日：2021-06-09
Applicant: 季华实验室
Abstract: 本发明提供了一种磁性本征拓扑绝缘体MnBi2Te4薄膜的制备方法，属于发光材料制备及应用技术领域，包括如下步骤：S1.清洁并干燥基片后，将其置于磁控溅射镀膜仪的真空腔内；S2.室温下，利用磁控多靶共溅射法，将Mn源、Bi源和Te源共溅射在所述基片上制备非晶态的薄膜；S3.共溅射结束后，原位溅射生长一层Al膜作为保护层；S4.将所述非晶态的薄膜移入真空退火炉中，退火保温一段时间后制得。本发明的磁性本征拓扑绝缘体MnBi2Te4薄膜的制备方法，仅需在目标温度下进行一轮退火便可得到，工艺简单，可操作性更强；能够最大限度地节约时间成本，使效率最大化，适用于大批量生产；无需进行任何人工转移操作可避免污染、损坏；降低了设备成本，有利于工业化生产。
-
公开(公告)号：CN113265591A
公开(公告)日：2021-08-17
申请号：CN202110538497.2
申请日：2021-05-18
Applicant: 季华实验室
Abstract: 本申请提供的Fe‑Cr‑Al合金钢板，包括如下成分和重量百分比含量的物质：C:0.00～0.012％、Nb:0.10～0.40％、Cr:10.00～16.00％、Al:4.01～9.00％、Cu:0.20‑0.49％、B:0.003～0.015％、Ti:0.09～0.12％、S:≤0.005％、P:≤0.005％、其余为Fe，本申请采用Cr、Al、Nb、Cu、Ti间耐蚀作用相互关联性，尤其是Al‑Cr复合钝化作用，使得材料具有优异的抗氯离子腐蚀能力。另外，本申请还提供了一种所述的Fe‑Cr‑Al合金钢板的制备方法。
-
公开(公告)号：CN119372601A
公开(公告)日：2025-01-28
申请号：CN202411553044.7
申请日：2024-11-01
Applicant: 季华实验室
Abstract: 本发明属于磁性材料及传感技术领域领域，具体公开了一种磁码盘材料、角位移磁传感器、数控机床高速电主轴及制备方法，该磁码盘材料包括金属衬底、Ta缓冲层、FeCoCr夹合TaN低维磁性薄膜和Ta保护层，还公开了一种利用此磁码盘材料制成的角位移磁传感器，该角位移磁传感器AB相充磁磁极512个，间距0.4mm；Z相充磁磁极1个，宽度0.4mm，且Z相不扩散。本发明所公开的磁码盘材料具有更加优异的磁畴尺寸，具有优秀的矫顽力和剩磁性能，进而在应用于角位移磁传感器时可以提供更优异的磁极密度，使得信号密度更高，通过磁传感器AB相与Z相的匹配结构，进而使得角位移磁传感器具有更加优异的精密度，从而在应用于数控机床高速电主轴时可以提升数控机床的精密性。
-
公开(公告)号：CN117476550B
公开(公告)日：2024-04-05
申请号：CN202311805331.8
申请日：2023-12-26
Applicant: 季华实验室
IPC: H01L21/768 , H01L23/538
Abstract: 本申请涉及系统级封装技术领域，具体提供了一种系统级扇出型封装方法及封装结构，该方法包括以下步骤：制作封装单体和第一封装体，封装单体包括一个第一芯片组，第一芯片组包括分别位于封装单体上下侧的第一芯片和第二芯片，第一封装体包括两个第二芯片组；在两个第四芯片之间形成第一空腔；将封装单体侧部垂直贴装到第一空腔内，并利用第一焊球使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接；在第三芯片上形成第二焊球；该方法无需在封装单体和第一封装体之间设置复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致系统级扇出型封装结构体积大的问题。
-
公开(公告)号：CN117577413A
公开(公告)日：2024-02-20
申请号：CN202311381679.9
申请日：2023-10-23
Applicant: 季华实验室
IPC: H01F10/14 , C23C14/16 , C23C14/18 , C23C14/20 , C23C14/35 , C22C30/02 , B82Y30/00 , B82Y40/00 , B82Y25/00 , C23C14/54 , C23C14/58 , H01F10/16 , H01F41/18
Abstract: 本发明涉及磁性材料技术领域。本发明提供了一种AlNiCo磁性薄膜材料及其制备方法和应用。本发明采用引入W层，通过控制W元素在AlNiCo薄膜的扩散，进而对AlNiCo薄膜的矫顽力进行有效地调控，同时剩磁依然保持较高的水平。W层的引入在薄膜中形成Fe2W硬磁的形成、Ni3Al非磁相的钉扎协同作用，使得薄膜的矫顽力由未引入W层时的173Oe，提升为引入W层之后的508Oe，矫顽力提升了近达300％，而剩磁依然保持在高达9900Oe。本发明的AlNiCo磁性薄膜材料，通过引入W层，使得AlNiCo薄膜满足高精度磁编码器码盘材料对高矫顽力和高剩磁的应用需求。
-
Patent Agency Ranking
公开(公告)号：CN117080087B
公开(公告)日：2024-02-13
申请号：CN202311326315.0
申请日：2023-10-13
Applicant: 季华实验室
IPC: H01L21/50 , H01L21/56 , H01L21/60 , H01L21/768 , H01L23/31
Abstract: 本申请涉及扇出型板级封装技术领域，具体提供了一种扇出型板级封装方法及扇出型板级封装结构，该封装方法包括以下步骤：在载板上设置临时键合胶和功能层；对功能层进行曝光和显影，以形成至少一个凸柱组和去除凸柱组以外的所有功能层；将芯片的有源面朝下贴附在芯片放置区域内的临时键合胶上；对凸柱组和芯片进行塑封；对塑封体远离载板的一侧进行研磨减薄，以露出凸柱组；去除凸柱组，以在塑封体上形成通孔组；向通孔组内填充导电材料，以形成导电导热柱组；去除载板和临时键合胶；在塑封体上形成电连接结构；该封装方法能够有效地解决由于需要通过物理开孔的方式在塑封体上逐一形成通孔而导致开孔效率低和开孔步骤繁琐的问题。
-
公开(公告)号：CN117476550A
公开(公告)日：2024-01-30
申请号：CN202311805331.8
申请日：2023-12-26
Applicant: 季华实验室
IPC: H01L21/768 , H01L23/538
Abstract: 本申请涉及系统级封装技术领域，具体提供了一种系统级扇出型封装方法及封装结构，该方法包括以下步骤：制作封装单体和第一封装体，封装单体包括一个第一芯片组，第一芯片组包括分别位于封装单体上下侧的第一芯片和第二芯片，第一封装体包括两个第二芯片组；在两个第四芯片之间形成第一空腔；将封装单体侧部垂直贴装到第一空腔内，并利用第一焊球使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接；在第三芯片上形成第二焊球；该方法无需在封装单体和第一封装体之间设置复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致系统级扇出型封装结构体积大的问题。
-
公开(公告)号：CN117418197A
公开(公告)日：2024-01-19
申请号：CN202311272007.4
申请日：2023-09-27
Applicant: 季华实验室
Abstract: 本发明涉及材料领域，具体涉及一种FeCoCr薄膜及其制备方法和应用、所述FeCoCr薄膜包括多层结构，所述多层结构包括基底层和FeCoCr层，以及设在所述基底层和所述FeCoCr层之间的Pt层，引入Pt层后，由于Pt层的加入与FeCoCr层发生扩散反应，从而在薄膜中产生了L10‑FePt相，形成了硬磁新相，使得FeCoCr薄膜的矫顽力得到大幅提升，同时，Pt元素有效地促进了FeCoCr薄膜内部α相调幅分解为强磁相与富Cr的非磁相，而富Cr的非磁相在薄膜内部起到钉扎磁畴的作用，又进一步地大幅提高材料的矫顽力，通过两个机制协同作用，使得FeCoCr薄膜的矫顽力得到大幅度的提升，因此，后续使用FeCoCr薄膜制备的码盘材料材料具有更高的性能，同时码盘信号写入后具有更高的稳定性和抗外界干扰能力。
-
公开(公告)号：CN117309009A
公开(公告)日：2023-12-29
申请号：CN202311247697.8
申请日：2023-09-25
Applicant: 季华实验室
IPC: G01D5/244
Abstract: 本发明实施例涉及编码器精度补偿的技术领域，公开了一种编码器精度补偿电路以及编码器精度补偿装置，该编码器精度补偿电路包括信号处理电路、角度偏差测量电路以及可编程逻辑阵列，信号处理电路获取编码器发出的多路正余弦信号，并将多路正余弦信号转换为对应的角度数字信号。角度偏差测量电路对角度数字信号的角度偏差进行测量以得到角度偏差数据，可编程逻辑阵列根据角度偏差数据对角度数字信号进行角度补偿，并将补偿后的角度数字信号输出至伺服驱动器，以提高伺服电机接收的角度数字信号的精度。从而能在使得在此过程中编码器的精度趋近于编码器本身的重复精度。
-
公开(公告)号：CN117038648A
公开(公告)日：2023-11-10
申请号：CN202311291675.1
申请日：2023-10-08
Applicant: 季华实验室
IPC: H01L23/60 , H01L23/13 , H01L23/52 , H01L23/535 , H01L21/50 , H01L21/768
Abstract: 本申请提供了一种半导体芯片组结构及制造方法，涉及半导体技术领域，其技术方案要点是：包括半导体芯片以及设置在所述半导体芯片外的防护结构；所述半导体芯片的信号输入输出端设置在侧面；所述防护结构至少包括静电屏蔽层，所述静电屏蔽层包围所述半导体芯片，与所述半导体芯片直接接触，且至少设有开口与所述信号输入输出端对应；还包括：互连主体，所述互连主体上开设有多个安装槽，所述安装槽的侧面开设有与其它所述安装槽连通的接线通道，所述半导体芯片连同所述防护结构放置在所述安装槽内，且所述信号输入输出端与所述接线通道对应。本申请提供的一种半导体芯片组结构及制造方法具有稳定性高的优点。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.022 seconds)
