-
公开(公告)号：CN118448281A
公开(公告)日：2024-08-06
申请号：CN202410630971.8
申请日：2024-05-21
Applicant: 季华实验室
Abstract: 本申请涉及芯片封装技术领域，具体提供了及一种多面管脚芯片封装方法及封装结构，该方法包括以下步骤：将多面管脚芯片的底面朝下贴附在芯片容置凹槽内的第一导电层上；在多面管脚芯片与芯片容置凹槽之间形成第一绝缘层；在第一绝缘层上形成分别与多面管脚芯片的两个侧面上的管脚电性连接的两个第二导电层，并在两个第二导电层之间形成第二绝缘层；在芯片容置凹槽的至少一侧形成贯通芯片容置层的第一导电柱，并在芯片容置层顶面形成电连接结构；去除载板和部分第一导电层，并在第一导电层上形成塑封层在载板上依次形成第一导电层和芯片容置层；该方法能够有效地降低多面管脚芯片的封装成本和提高多面管脚芯片封装结构的可靠性。
-
公开(公告)号：CN116936470A
公开(公告)日：2023-10-24
申请号：CN202311189724.0
申请日：2023-09-15
Applicant: 季华实验室
IPC: H01L21/768 , B44B5/02 , B44B5/00
Abstract: 本申请属于集成电路制备技术领域，公开了一种循环印刷式集成电路制备方法，包括步骤：把待制备的芯片电路分解为多个子电路，记为实际子电路；根据所述实际子电路匹配出对应的标准子电路；选用与各所述标准子电路对应的标准压印滚轮，依次在半导体晶圆表面的介电层上滚压出对应各所述标准子电路的子电路凹槽，以组成所述待制备的芯片电路的整体电路凹槽；所述标准压印滚轮的周面上设置有与对应标准子电路匹配的微纳凸起；在所述整体电路凹槽中填充金属，得到芯片电路；从而能够降低芯片电路制备成本并提高总体生产效率。
-
公开(公告)号：CN117269861A
公开(公告)日：2023-12-22
申请号：CN202311143671.9
申请日：2023-09-05
Applicant: 季华实验室
Abstract: 本发明涉及一种磁传感器芯片及制备方法。该磁传感器芯片包括：芯片板、若干间隔设置的磁阻元件、金属电极单元，磁阻元件包括磁阻层及金属层。其中，将若干厚度相同宽度不同的磁阻条，按照由细至宽的方式依次串联；磁阻条串联为层叠结构布置，且同一层为一种粗细的磁阻条，如此，则形成了由细至粗的多层磁阻条。使用本申请的芯片时，磁阻条的细端与磁栅尺或磁码盘相对设置，由于磁阻条是按照细至粗布置，距离磁栅尺或磁码盘越远的磁阻条越宽，使得磁阻条在较弱的磁场下也可完全磁化反转，输出较大的信号值，从而有效提升磁传感器芯片的输出性能。
-
公开(公告)号：CN117038648B
公开(公告)日：2023-12-15
申请号：CN202311291675.1
申请日：2023-10-08
Applicant: 季华实验室
IPC: H01L23/60 , H01L23/13 , H01L23/52 , H01L23/535 , H01L21/50 , H01L21/768
Abstract: 本申请提供了一种半导体芯片组结构及制造方法，涉及半导体技术领域，其技术方案要点是：包括半导体芯片以及设置在所述半导体芯片外的防护结构；所述半导体芯片的信号输入输出端设置在侧面；所述防护结构至少包括静电屏蔽层，所述静电屏蔽层包围所述半导体芯片，与所述半导体芯片直接接触，且至少设有开口与所述信号输入输出端对应；还包括：互连主体，所述互连主体上开设有多个安装槽，所述安装槽的侧面开设有与其它所述安装槽连通的接线通道，所述半导体芯片连同所述防护结构放置在所述安装槽内，且所述信号输入输出端与所述接线通道对应。本申请提供的一种半导体芯片组结构及制造方法具有稳定性高的优点。
-
公开(公告)号：CN116936470B
公开(公告)日：2023-12-15
申请号：CN202311189724.0
申请日：2023-09-15
Applicant: 季华实验室
IPC: H01L21/768 , B44B5/02 , B44B5/00
Abstract: 本申请属于集成电路制备技术领域，公开了一种循环印刷式集成电路制备方法，包括步骤：把待制备的芯片电路分解为多个子电路，记为实际子电路；根据所述实际子电路匹配出对应的标准子电路；选用与各所述标准子电路对应的标准压印滚轮，依次在半导体晶圆表面的介电层上滚压出对应各所述标准子电路的子电路凹槽，以组成所述待制备的芯片电路的整体电路凹槽；所述标准压印滚轮的周面上设置有与对应标准子电路匹配的微纳凸起；在所述整体电路凹槽中填充金属，得到芯片电路；从而能够降低芯片电路制备成本并提高总体生产效率。
-
Patent Agency Ranking
公开(公告)号：CN117604360A
公开(公告)日：2024-02-27
申请号：CN202311700564.1
申请日：2023-12-11
Applicant: 季华实验室
Abstract: 本发明涉及磁性材料技术领域。本发明提供了一种FeCoCr磁码盘材料及其制备方法和应用。本发明通过在FeCoCr薄膜层表面引入MgO层，通过控制MgO层中氧元素在FeCoCr薄膜层界面的迁移，可以对FeCrCo薄膜层的矫顽力和剩磁进行有效地调控，晶粒的大幅细化和FeCrCo界面处较高α相的形成；本发明在FeCoCr薄膜层表面引入MgO层后，FeCoCr磁码盘材料的矫顽力由348Oe提升至397～439Oe，剩磁由3507Oe提升至6534～8721Oe，剩磁比由0.71提升至0.76～0.77，提升了磁码盘材料的矫顽力，并且获得了很高的剩磁，磁码盘材料达到了磁编码器码盘的实际应用需求。
-
公开(公告)号：CN117080087A
公开(公告)日：2023-11-17
申请号：CN202311326315.0
申请日：2023-10-13
Applicant: 季华实验室
IPC: H01L21/50 , H01L21/56 , H01L21/60 , H01L21/768 , H01L23/31
Abstract: 本申请涉及扇出型板级封装技术领域，具体提供了一种扇出型板级封装方法及扇出型板级封装结构，该封装方法包括以下步骤：在载板上设置临时键合胶和功能层；对功能层进行曝光和显影，以形成至少一个凸柱组和去除凸柱组以外的所有功能层；将芯片的有源面朝下贴附在芯片放置区域内的临时键合胶上；对凸柱组和芯片进行塑封；对塑封体远离载板的一侧进行研磨减薄，以露出凸柱组；去除凸柱组，以在塑封体上形成通孔组；向通孔组内填充导电材料，以形成导电导热柱组；去除载板和临时键合胶；在塑封体上形成电连接结构；该封装方法能够有效地解决由于需要通过物理开孔的方式在塑封体上逐一形成通孔而导致开孔效率低和开孔步骤繁琐的问题。
-
公开(公告)号：CN119372601A
公开(公告)日：2025-01-28
申请号：CN202411553044.7
申请日：2024-11-01
Applicant: 季华实验室
Abstract: 本发明属于磁性材料及传感技术领域领域，具体公开了一种磁码盘材料、角位移磁传感器、数控机床高速电主轴及制备方法，该磁码盘材料包括金属衬底、Ta缓冲层、FeCoCr夹合TaN低维磁性薄膜和Ta保护层，还公开了一种利用此磁码盘材料制成的角位移磁传感器，该角位移磁传感器AB相充磁磁极512个，间距0.4mm；Z相充磁磁极1个，宽度0.4mm，且Z相不扩散。本发明所公开的磁码盘材料具有更加优异的磁畴尺寸，具有优秀的矫顽力和剩磁性能，进而在应用于角位移磁传感器时可以提供更优异的磁极密度，使得信号密度更高，通过磁传感器AB相与Z相的匹配结构，进而使得角位移磁传感器具有更加优异的精密度，从而在应用于数控机床高速电主轴时可以提升数控机床的精密性。
-
公开(公告)号：CN117476550B
公开(公告)日：2024-04-05
申请号：CN202311805331.8
申请日：2023-12-26
Applicant: 季华实验室
IPC: H01L21/768 , H01L23/538
Abstract: 本申请涉及系统级封装技术领域，具体提供了一种系统级扇出型封装方法及封装结构，该方法包括以下步骤：制作封装单体和第一封装体，封装单体包括一个第一芯片组，第一芯片组包括分别位于封装单体上下侧的第一芯片和第二芯片，第一封装体包括两个第二芯片组；在两个第四芯片之间形成第一空腔；将封装单体侧部垂直贴装到第一空腔内，并利用第一焊球使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接；在第三芯片上形成第二焊球；该方法无需在封装单体和第一封装体之间设置复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致系统级扇出型封装结构体积大的问题。
-
公开(公告)号：CN117080087B
公开(公告)日：2024-02-13
申请号：CN202311326315.0
申请日：2023-10-13
Applicant: 季华实验室
IPC: H01L21/50 , H01L21/56 , H01L21/60 , H01L21/768 , H01L23/31
Abstract: 本申请涉及扇出型板级封装技术领域，具体提供了一种扇出型板级封装方法及扇出型板级封装结构，该封装方法包括以下步骤：在载板上设置临时键合胶和功能层；对功能层进行曝光和显影，以形成至少一个凸柱组和去除凸柱组以外的所有功能层；将芯片的有源面朝下贴附在芯片放置区域内的临时键合胶上；对凸柱组和芯片进行塑封；对塑封体远离载板的一侧进行研磨减薄，以露出凸柱组；去除凸柱组，以在塑封体上形成通孔组；向通孔组内填充导电材料，以形成导电导热柱组；去除载板和临时键合胶；在塑封体上形成电连接结构；该封装方法能够有效地解决由于需要通过物理开孔的方式在塑封体上逐一形成通孔而导致开孔效率低和开孔步骤繁琐的问题。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.026 seconds)
