-
公开(公告)号：CN117269861A
公开(公告)日：2023-12-22
申请号：CN202311143671.9
申请日：2023-09-05
Applicant: 季华实验室
Abstract: 本发明涉及一种磁传感器芯片及制备方法。该磁传感器芯片包括：芯片板、若干间隔设置的磁阻元件、金属电极单元，磁阻元件包括磁阻层及金属层。其中，将若干厚度相同宽度不同的磁阻条，按照由细至宽的方式依次串联；磁阻条串联为层叠结构布置，且同一层为一种粗细的磁阻条，如此，则形成了由细至粗的多层磁阻条。使用本申请的芯片时，磁阻条的细端与磁栅尺或磁码盘相对设置，由于磁阻条是按照细至粗布置，距离磁栅尺或磁码盘越远的磁阻条越宽，使得磁阻条在较弱的磁场下也可完全磁化反转，输出较大的信号值，从而有效提升磁传感器芯片的输出性能。
-
公开(公告)号：CN117038648B
公开(公告)日：2023-12-15
申请号：CN202311291675.1
申请日：2023-10-08
Applicant: 季华实验室
IPC: H01L23/60 , H01L23/13 , H01L23/52 , H01L23/535 , H01L21/50 , H01L21/768
Abstract: 本申请提供了一种半导体芯片组结构及制造方法，涉及半导体技术领域，其技术方案要点是：包括半导体芯片以及设置在所述半导体芯片外的防护结构；所述半导体芯片的信号输入输出端设置在侧面；所述防护结构至少包括静电屏蔽层，所述静电屏蔽层包围所述半导体芯片，与所述半导体芯片直接接触，且至少设有开口与所述信号输入输出端对应；还包括：互连主体，所述互连主体上开设有多个安装槽，所述安装槽的侧面开设有与其它所述安装槽连通的接线通道，所述半导体芯片连同所述防护结构放置在所述安装槽内，且所述信号输入输出端与所述接线通道对应。本申请提供的一种半导体芯片组结构及制造方法具有稳定性高的优点。
-
公开(公告)号：CN116936470B
公开(公告)日：2023-12-15
申请号：CN202311189724.0
申请日：2023-09-15
Applicant: 季华实验室
IPC: H01L21/768 , B44B5/02 , B44B5/00
Abstract: 本申请属于集成电路制备技术领域，公开了一种循环印刷式集成电路制备方法，包括步骤：把待制备的芯片电路分解为多个子电路，记为实际子电路；根据所述实际子电路匹配出对应的标准子电路；选用与各所述标准子电路对应的标准压印滚轮，依次在半导体晶圆表面的介电层上滚压出对应各所述标准子电路的子电路凹槽，以组成所述待制备的芯片电路的整体电路凹槽；所述标准压印滚轮的周面上设置有与对应标准子电路匹配的微纳凸起；在所述整体电路凹槽中填充金属，得到芯片电路；从而能够降低芯片电路制备成本并提高总体生产效率。
-
公开(公告)号：CN115568274A
公开(公告)日：2023-01-03
申请号：CN202211268100.3
申请日：2022-10-17
Applicant: 季华实验室
Abstract: 本发明提供了一种磁阻元件、各向异性磁阻传感器及其制备方法和磁栅尺。本发明的磁阻元件，两端磁阻条长度较小、中间磁阻条长度较大，根据磁阻条的长宽比与退磁场的规律，磁阻条厚度一定时，长宽比越大，退磁场越大，即当磁阻条厚度与宽度一定时，长度越大，退磁场越大，因此，本发明的磁阻元件结构中两端磁阻条较短，中间磁阻条较长的类椭圆设计，可以有效改善AMR元件中沿宽度方向退磁场分布不均匀的问题；将本发明的磁阻元件应用于AMR磁阻传感器中，可使AMR磁阻传感器输出特性曲线的饱和场变小，从而提高磁阻传感器的输出信号。
-
公开(公告)号：CN115157135A
公开(公告)日：2022-10-11
申请号：CN202210641215.6
申请日：2022-06-08
Applicant: 季华实验室
IPC: B25B11/00
Abstract: 本发明涉及工业工程技术领域，公开了一种快速装夹装置。快速装夹装置包括底座、安装结构、转动结构、第一复位弹性件和多个夹紧件，安装结构设置于底座上，安装结构对应设有多个径向滑槽；转动结构转动设置于安装结构上，位于安装结构和底座之间，转动结构对应多个径向滑槽设有多个偏心滑槽，偏心滑槽与径向滑槽在同一投影面上呈预设夹角设置；第一复位弹性件的一端设置于安装结构上，另一端设置于转动结构上；各夹紧件分别穿过径向滑槽并对应滑动设置于偏心滑槽上；在装夹工件时，转动转动结构带动夹紧件做径向远离圆心运动，松开转动结构，第一复位弹性件复位，带动夹紧件做径向靠近圆心运动快速将工件夹紧。装夹时间短、效率和通用性高。
-
Patent Agency Ranking
公开(公告)号：CN113416935B
公开(公告)日：2022-09-20
申请号：CN202110642910.X
申请日：2021-06-09
Applicant: 季华实验室
Abstract: 本发明提供了一种磁性本征拓扑绝缘体MnBi2Te4薄膜的制备方法，属于发光材料制备及应用技术领域，包括如下步骤：S1.清洁并干燥基片后，将其置于磁控溅射镀膜仪的真空腔内；S2.室温下，利用磁控多靶共溅射法，将Mn源、Bi源和Te源共溅射在所述基片上制备非晶态的薄膜；S3.共溅射结束后，原位溅射生长一层Al膜作为保护层；S4.将所述非晶态的薄膜移入真空退火炉中，退火保温一段时间后制得。本发明的磁性本征拓扑绝缘体MnBi2Te4薄膜的制备方法，仅需在目标温度下进行一轮退火便可得到，工艺简单，可操作性更强；能够最大限度地节约时间成本，使效率最大化，适用于大批量生产；无需进行任何人工转移操作可避免污染、损坏；降低了设备成本，有利于工业化生产。
-
公开(公告)号：CN114337656A
公开(公告)日：2022-04-12
申请号：CN202111622438.X
申请日：2021-12-28
Applicant: 季华实验室
Abstract: 本发明提供了一种基于锁相环算法的正余弦编码器细分方法及系统，涉及信号处理技术领域，使用单片机芯片ADC模拟数字转换器模块读取编码器传感器芯片传回的正余弦信号，将正余弦信号输入锁相环PLL算法模块，算出正余弦信号中的角度信息。本发明有益效果：计算时间短，细分得到的脉冲信号噪声小且脉宽稳定均匀。
-
公开(公告)号：CN113416935A
公开(公告)日：2021-09-21
申请号：CN202110642910.X
申请日：2021-06-09
Applicant: 季华实验室
Abstract: 本发明提供了一种磁性本征拓扑绝缘体MnBi2Te4薄膜的制备方法，属于发光材料制备及应用技术领域，包括如下步骤：S1.清洁并干燥基片后，将其置于磁控溅射镀膜仪的真空腔内；S2.室温下，利用磁控多靶共溅射法，将Mn源、Bi源和Te源共溅射在所述基片上制备非晶态的薄膜；S3.共溅射结束后，原位溅射生长一层Al膜作为保护层；S4.将所述非晶态的薄膜移入真空退火炉中，退火保温一段时间后制得。本发明的磁性本征拓扑绝缘体MnBi2Te4薄膜的制备方法，仅需在目标温度下进行一轮退火便可得到，工艺简单，可操作性更强；能够最大限度地节约时间成本，使效率最大化，适用于大批量生产；无需进行任何人工转移操作可避免污染、损坏；降低了设备成本，有利于工业化生产。
-
公开(公告)号：CN118888254A
公开(公告)日：2024-11-01
申请号：CN202411275208.4
申请日：2024-09-12
Applicant: 季华实验室
Abstract: 本发明提供了一种磁各向异性薄膜及其制备方法。本发明的磁各向异性薄膜，通过在CoFeB层之间MgO层插入Zr层，或，在MgO层和保护层之间插入Zr层，同时Zr层的厚度≤1nm，本发明选择Zr原子作为与MgO反应的对象，通过改变Zr层的厚度对薄膜进行氧调控，从而引起薄膜磁各向异性的改变；本发明的磁各向异性薄膜的制备方法，制备过程中无需通入除氩气外的气体，也不需要经过高温高真空退火处理，仅通过改变Zr层的厚度，调控MgO的氧含量，进而影响薄膜磁各向异性，即可调控薄膜的磁各向异性，该方法制备过程工艺简单，控制方便、效率高、成本低廉。
-
公开(公告)号：CN114606471B
公开(公告)日：2023-11-14
申请号：CN202210337334.2
申请日：2022-04-01
Applicant: 季华实验室
Abstract: 本发明提供了一种FeCoCr磁码盘薄膜材料，属于磁性材料技术领域，为多层膜结构，包括基底，以及在基底上依次制备的Bi掺杂的FeCoCr薄膜和保护层；其中，所述保护层用于防止Bi掺杂的FeCoCr薄膜被氧化。本发明还提供了一种FeCoCr磁码盘薄膜材料的制备方法和应用。本发明的FeCoCr磁码盘薄膜材料，通过控制Bi元素在FeCoCr薄膜中的掺杂量，可以对FeCrCo薄膜的矫顽力进行有效地调控，使得薄膜的矫顽力由不掺杂Bi时的457Oe，提升为掺Bi之后的930Oe，矫顽力增幅达100％以上，满足磁编码器码盘材料对矫顽力的实际应用需求。并且，本发明的FeCoCr磁码盘薄膜材料的制备方法，简单、控制方便、效率高且成本低。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.021 seconds)
