-
公开(公告)号：CN113345488A
公开(公告)日：2021-09-03
申请号：CN202110699218.0
申请日：2021-06-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器器件包括多层堆叠、多个沟道层和多个铁电层。所述多层堆叠设置在衬底上，并且包括交替堆叠的多个栅极层和多个介电层。所述多个沟道层贯穿所述多层堆叠并在侧向上彼此间隔开，其中所述多个沟道层包括第一沟道层和第二沟道层，并且所述第一沟道层的第一电子迁移率不同于所述第二沟道层的第二电子迁移率。所述多个沟道层中的每一者分别通过所述多个铁电层中的一者与所述多层堆叠间隔开。
-
公开(公告)号：CN113314432A
公开(公告)日：2021-08-27
申请号：CN202110156779.6
申请日：2021-02-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66 , H01L27/11507
Abstract: 本发明实施例提供一种铁电装置结构。铁电装置结构包括多个铁电电容器的阵列、多个第一金属内连线结构以及多个第二金属内连线结构，多个铁电电容器的阵列位于基板上，多个第一金属内连线结构电性连接铁电电容器的阵列的每一第一电极至埋置于介电材料层中的第一金属垫，多个第二金属内连线结构电性连接铁电电容器的阵列的每一第二电极至埋置于介电材料层中的第二金属垫。第二金属垫及第一金属垫与基板垂直隔有相同的垂直分隔距离。沿着第一水平方向横向延伸的第一金属线路可电性连接第一电极至第一金属垫，沿着第一水平方向横向延伸的第二金属线路可电性连接每一第二电极至第二金属垫。
-
公开(公告)号：CN113206045A
公开(公告)日：2021-08-03
申请号：CN202110148791.2
申请日：2021-02-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开涉及半导体装置的形成方法。提供负电容场效晶体管与铁电场效晶体管装置与其形成方法。栅极介电堆叠包括铁电栅极介电层。依序沉积非晶的高介电常数的介电层与掺质源层，接着进行沉积后退火。沉积后退火可将非晶的高介电常数的介电层转换成多晶的高介电常数膜，其具有掺质所稳定的结晶晶粒于结晶相中，其中高介电常数的介电层为高介电常数的铁电介电层。在沉积后退火之后，可移除残留的掺质源层。形成栅极于残留的掺质源层(若存在)与多晶的高介电常数膜上。
-
公开(公告)号：CN112018180A
公开(公告)日：2020-12-01
申请号：CN202010128887.8
申请日：2020-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种半导体装置结构，包括具有鳍结构的基底，鳍结构包括负电容(negative capacitance,NC)材料。半导体装置结构也包括栅极电极层、栅极介电结构、源极特征部件以及漏极特征部件。栅极介电结构覆盖鳍结构的上表面及两相对的侧壁表面。栅极电极层形成于栅极介电结构上方。源极特征部件及漏极特征部件形成于鳍结构内且自鳍结构突出，并经由栅极电极层而彼此分开。
-
公开(公告)号：CN106328692A
公开(公告)日：2017-01-11
申请号：CN201610516949.6
申请日：2016-07-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供了鳍式场效应晶体管(FinFET)器件结构及其形成方法。鳍式场效应晶体管(FinFET)器件结构包括在衬底上方形成的鳍结构和横越在鳍结构上方的栅极结构。该栅极结构包括栅电极层，所述栅电极层包括鳍结构之上的上部和鳍结构之下的下部。该上部具有第一宽度的顶面，该下部具有第二宽度的底面，并且第一宽度大于第二宽度。
-
Patent Agency Ranking
公开(公告)号：CN113410255B
公开(公告)日：2025-05-02
申请号：CN202110215766.1
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请涉及高密度3D FERAM。一种器件，包括：第一沟道；第二沟道，该第二沟道在所述第一沟道上方；以及栅极结构，该栅极结构围绕第一沟道和第二沟道，其中，该栅极结构包括围绕第一沟道和第二沟道的铁电(FE)层以及围绕该FE层的栅极金属层。该器件还包括：两个第一电极，该两个第一电极连接到第一沟道的两侧；两个第二电极，该两个第二电极连接到第二沟道的两侧；电介质层，该电介质层在两个第一电极和两个第二电极之间；以及内部间隔件层，该内部间隔件层在两个第一电极和栅极结构之间。
-
公开(公告)号：CN113380288B
公开(公告)日：2025-02-28
申请号：CN202110243774.7
申请日：2021-03-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/22
Abstract: 存储电路包括存储器阵列和控制电路。存储器阵列的第一列包括选择线、第一位线和第二位线、耦合到阵列该选择线和该第一位线的存储器单元的第一子集，以及耦合到该选择线和该第二位线的存储器单元的第二子集。控制电路被配置为同时激活选择线和第一位线中的每个，并且在同时激活选择线和第一位线的时段内，激活第一多个字线，第一多个字线的每个字线耦合到存储器单元的第一子集的存储器单元。本发明的实施例还涉及将数据写入存储器阵列的方法。
-
公开(公告)号：CN113380820B
公开(公告)日：2024-12-24
申请号：CN202110184564.5
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器单元包括位于半导体衬底上方的薄膜晶体管。该薄膜晶体管包含：接触字线的铁电(FE)材料，该FE材料为含铪化合物，铪化合物包含稀土金属；以及接触源极线和位线的氧化物半导体(OS)层，其中，FE材料设置在OS层和字线之间。本申请的实施例还提供了半导体器件及其形成方法。
-
公开(公告)号：CN113517297B
公开(公告)日：2024-09-17
申请号：CN202110478013.X
申请日：2021-04-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器单元包括：晶体管，包括沿字线延伸的存储器膜；沟道层，沿存储器膜延伸，其中，存储器膜位于沟道层和字线之间；源极线，沿存储器膜延伸，其中，存储器膜位于源极线和字线之间；第一接触层，位于源极线上，其中，第一接触层接触沟道层和存储器膜；位线，沿存储器膜延伸，其中，存储器膜位于位线和字线之间；第二接触层，位于位线上，其中，第二接触层接触沟道层和存储器膜；以及隔离区域，位于源极线和位线之间。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113380307B
公开(公告)日：2024-08-23
申请号：CN202110603535.8
申请日：2021-05-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器器件，包括：位线、源极线、多个字线、和存储器单元。该存储器单元包括并联连接在位线和源极线之间的多个存储器串。多个存储器串中的每一个包括串联连接在位线和源极线之间、并且对应地电连接至多个字线的多个存储器元件。本发明的实施例还涉及集成电路(IC)器件以及操作存储器单元的方法。
-
-
-
-
-
-
-
-
-
Search Results
88
records
(took 0.042 seconds)
