-
公开(公告)号：CN110416407B
公开(公告)日：2024-02-09
申请号：CN201811233728.3
申请日：2018-10-23
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吴昭谊
IPC: H10B63/10
Abstract: 本发明实施例涉及一种相变存储器结构，其包含：底部电极；第一相变材料，其接触所述底部电极的顶面；第一开关，其位于所述第一相变材料上方；第二相变材料，其位于所述第一开关上方；及顶部电极，其位于所述第二相变材料上方。
-
公开(公告)号：CN114765041A
公开(公告)日：2022-07-19
申请号：CN202210040037.1
申请日：2022-01-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 集成芯片具有布置在半导体衬底上方的存储器单元阵列和驱动器电路。驱动器电路向阵列提供读取电压，该读取电压关于存储器阵列的近似温度而变化，以改善读取电流中的温度相关性。驱动器电路可以以与温度成反比的方式改变读取电压。读取电压可以连续或逐步变化，并且驱动器电路可以使用表格查找。可选地，驱动器电路测量电流并调制读取电压，直到电流在目标范围内。存储器单元可以是多级相变存储器单元，其包括设置在底部电极和顶部电极之间的多个相变元件。调制读取电压以减少与温度有关的电流变化对于多级单元特别有用。
-
公开(公告)号：CN113517303A
公开(公告)日：2021-10-19
申请号：CN202110279851.4
申请日：2021-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/1159 , H01L27/11597
Abstract: 公开了包括伪导电线的3D存储器阵列及其形成方法。在实施例中，一种存储器阵列包括在半导体衬底上方的铁电(FE)材料，该FE材料包括与字线接触的竖直侧壁；在FE材料上的氧化物半导体(OS)层，该OS层接触源极线和位线，该FE材料在OS层与字线之间；晶体管，包括FE材料的一部分、字线的一部分、OS层的一部分、源极线的一部分以及位线的一部分；以及晶体管与半导体衬底之间的第一伪字线，该FE材料还包括与第一伪字线接触的第一锥形侧壁。本发明的实施例还涉及存储器阵列及其制造方法。
-
公开(公告)号：CN113257998A
公开(公告)日：2021-08-13
申请号：CN202010580264.4
申请日：2020-06-23
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吴昭谊
Abstract: 公开相变存储器装置及其制造方法，所述存储器装置包括：衬底；底部电极，设置在所述衬底上方；顶部电极，设置在所述底部电极上方；以及相变层，设置在所述顶部电极与所述底部电极之间。所述相变层包含硫族化物Ge‑Sb‑Te(GST)材料，所述Ge‑Sb‑Te材料包含至少30原子％的Ge，并且掺杂有包含N、Si、Sc、Ga、C或其任意组合的掺杂剂。
-
公开(公告)号：CN113257308A
公开(公告)日：2021-08-13
申请号：CN202010419106.0
申请日：2020-05-18
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吴昭谊
IPC: G11C13/00
Abstract: 各种实施例提供一种混合感测方案，混合感测方案可补偿半导体器件中的单元电阻不稳定性，半导体器件如多层级单元(MLC)型相变随机存取存储器(PCRAM)结构。各种实施例可实现支持相变随机存取存储器单元中的多层级单元应用的稳定电阻状态。
-
Patent Agency Ranking
公开(公告)号：CN113205847A
公开(公告)日：2021-08-03
申请号：CN202110110466.7
申请日：2021-01-27
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吴昭谊
IPC: G11C13/00
Abstract: 提供一种存储器件及存储器件的编程方法。所述存储器件包括底部电极、加热器、相变层及顶部电极。加热器设置在底部电极上且包含多个导热材料，所述多个导热材料在电阻率方面互不相同。多个导热材料中的第一导热材料具有外围侧壁部及底板部，底板部连接到外围侧壁部且被外围侧壁部环绕。多个导热材料中的第二导热材料设置在第一导热材料的底板部上且在侧向上被第一导热材料的外围侧壁部环绕。相变层设置在加热器上且接触多个导热材料。顶部电极设置在相变层上。
-
公开(公告)号：CN113053436A
公开(公告)日：2021-06-29
申请号：CN202110112159.2
申请日：2021-01-27
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吴昭谊
IPC: G11C13/00
Abstract: 本揭露提供一种应用于相变记忆体的方法，即提供一种处理序来修整PCRAM细胞以具有一致的程序化曲线。PCRAM细胞的初始程序化曲线经量测。一目标程序化曲线对于这些PCRAM细胞经设立。每一PCRAM细胞接着经分别地调变以满足该目标程序化曲线。
-
公开(公告)号：CN110956992A
公开(公告)日：2020-04-03
申请号：CN201910917198.2
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 本案是关于一种用于程序化与读取记忆体单元的方法。该方法包括以下操作。施加在第一读取电压位准下的读取电压，以读取用于检测记忆体单元的电阻位准的记忆体单元；施加与第一读取电压位准不同的、在第二读取电压位准下的读取电压，以读取记忆体单元以判断已经用于程序化记忆体单元的波形类型；以及结合电阻位准及波形类型以识别储存于记忆体单元中的数据位元。
-
公开(公告)号：CN110838543A
公开(公告)日：2020-02-25
申请号：CN201910117114.7
申请日：2019-02-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 本揭露描述了用于图案化相变化记忆体层的技术。将氮氧化硅(SiON)层作为第一硬遮罩并将导电保护层作为第二硬遮罩来图案化相变化记忆体层。使用有机底部抗反射涂层来提高光刻精度。控制有机底部抗反射涂层和硬遮罩氮氧化硅(SiON)层之间的厚度比和硬遮罩氮氧化硅(SiON)层的蚀刻条件，使得图案化的有机底部抗反射涂层在图案化硬遮罩氮氧化硅(SiON)层的同时完全地或接近完全地分解。
-
公开(公告)号：CN113517304B
公开(公告)日：2024-12-24
申请号：CN202110303314.9
申请日：2021-03-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种存储器件及其形成方法。该存储器件包括位于衬底上的第一层和位于第一层上的第二层。第一层包括第一层堆叠件；穿过第一层堆叠件的第一栅电极；第一层堆叠件和第一栅电极之间的第一沟道层；以及第一沟道层和第一栅电极之间的第一铁电层。第二层包括第二层堆叠件；穿过第二层堆叠件的第二栅电极；第二层堆叠件和第二栅电极之间的第二沟道层；以及第二沟道层和第二栅电极之间的第二铁电层。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.037 seconds)
