-
公开(公告)号：CN118862800A
公开(公告)日：2024-10-29
申请号：CN202410857647.X
申请日：2024-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/327 , G11C5/06
Abstract: 本揭示文件提供一种电路布局图产生方法、只读记忆体集成电路及其制造方法，电路布局图产生方法用以产生集成电路布局图，电路布局图产生方法包含以下步骤：将或非型只读记忆体位元单元列划分为由多个隔离特征分隔的多个N位元群组，其中多个N位元群组中的每个N位元群组包含N个位元，其中N大于2；基于或非型只读记忆体位元单元列的只读记忆体码设计模式，将一或多个逻辑模式分配至多个N位元群组中的每个N位元群组；以及将包含一或多个逻辑模式的集成电路布局图储存于储存装置中。
-
公开(公告)号：CN118226222A
公开(公告)日：2024-06-21
申请号：CN202410234818.3
申请日：2024-03-01
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R31/28
Abstract: 一种用于测试输入/输出(I/O)电路的电路及方法，该电路包括：与I/O电路的第一I/O相对应并且被配置为接收至少第一输入信号或第二输入信号的多个第一输入；复用器压缩器，耦合到所述多个第一输入，并且被配置为交替地形成用于所述第一输入信号的第一测试路径和用于所述第二输入信号的第二测试路径；第一输出，被配置为通过所述第一测试路径或所述第二测试路径中的一个提供第一输出信号，作为第三输入信号的移位版本；以及第二输出，被配置为通过第一测试路径或第二测试路径中的一个提供第二输出信号，作为第一输入信号或第二输入信号的捕获版本。
-
公开(公告)号：CN118213325A
公开(公告)日：2024-06-18
申请号：CN202410215876.1
申请日：2024-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82 , H01L27/092 , H01L23/525
Abstract: 实施例包括方法，方法包括：在衬底中形成第一导电部件和第二导电部件。方法也包括：在衬底上方形成第一互补场效应晶体管(CFET)，形成包括：形成包括第一栅极和第一源极/漏极区域的第一下部晶体管。方法也包括：形成包括第二栅极和第二源极/漏极区域的第一上部晶体管，第一上部晶体管与第一下部晶体管重叠。方法也包括：形成连接至第一导电部件和第二源极/漏极区域的导电通孔熔丝。本申请的实施例还涉及半导体结构及其形成方法。
-
-
公开(公告)号：CN113129962B
公开(公告)日：2024-01-09
申请号：CN202010941257.2
申请日：2020-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419 , G11C11/412
Abstract: 公开了一种在位线的近端和远端建立平衡负电压的电路和方法，位线具有连接到位线的多个存储器单元。MOS电容器和金属电容器并联连接。MOS电容器通过第一开关晶体管连接到位线的近端。金属电容器通过第一开关晶体管连接到位线的近端，并且通过第二开关晶体管连接到位线的远端。下降的负升压电压被施加到MOS电容器和金属电容器。当开关晶体管在写入操作期间导通时，MOS电容器和金属电容器都耦合到近端和远端处的电压，并驱动该电压近似等于升压电压，从而提供到位线的平衡电压。本发明的实施例还涉及写辅助电路、器件及其方法。
-
Patent Agency Ranking
公开(公告)号：CN113421603B
公开(公告)日：2023-12-22
申请号：CN202110259189.6
申请日：2021-03-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器器件包括编程栅极条、读取栅极条和一位存储器单元的阵列。每个一位存储器单元包括反熔丝结构、晶体管、端子导体、一组第一编程导线和位连接件。反熔丝结构具有位于有源区中的第一半导体区域上面的第一介电层，该第一半导体区域位于编程栅极条和有源区的交点处。晶体管具有位于读取栅极条和有源区的交点处的有源区中的沟道区域。端子导体位于有源区中的晶体管的端子区域上面。该组第一编程导线通过一组一个或多个栅极通孔连接件导电地连接至编程栅极条。位连接件通过一个或多个端子通孔连接件导电地连接至端子导体。本发明的实施例还涉及存储器器件的形成方法。
-
公开(公告)号：CN116885002A
公开(公告)日：2023-10-13
申请号：CN202310442401.1
申请日：2023-04-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H10B51/30
Abstract: 半导体结构包括隔离层；位于隔离层上方的第一源极/漏极金属电极和第二源极/漏极(S/D)金属电极；横向地设置在第一源极/漏极金属电极和第二源极/漏极金属电极之间的金属栅极；位于金属栅极的底表面和侧壁表面上的铁电层；以及氧化物半导体层。氧化物半导体层包括位于第一源极/漏极金属电极和第二源极/漏极金属电极下方的第一部分；位于铁电层下方并且比第一部分厚的第二部分；分别位于第一源极/漏极金属电极和第二源极/漏极金属电极之上的第三部分；以及分别位于第一源极/漏极金属电极和第二源极/漏极金属电极的侧壁上并且将第三部分连接到第二部分的第四部分。本发明的实施例还提供了形成半导体结构的方法。
-
公开(公告)号：CN115376580A
公开(公告)日：2022-11-22
申请号：CN202210557199.2
申请日：2022-05-20
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4063 , G06N3/063 , H01L23/48 , H01L21/768
Abstract: 一种存储器电路包括第一电路和第二电路。第一电路包括具有多个位线的DRAM阵列，第二电路包括计算电路，计算电路包括感测放大器电路。边界层位于第一电路和第二电路之间，并且边界层包括被配置为将多个位线电连接到感测放大器电路的多个通孔结构。本申请的实施例还涉及一种神经网络电路和制造集成电路器件的方法。
-
公开(公告)号：CN115050724A
公开(公告)日：2022-09-13
申请号：CN202210272998.5
申请日：2022-03-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/525 , H01L23/528 , G11C17/16 , G11C17/18
Abstract: 一种记忆体装置及记忆体阵列，记忆体装置包括晶体管及电连接至晶体管的电阻器。晶体管与电阻器形成第一一次可程序(OTP)记忆体单元。电阻器包括具有一电阻率的金属基层，用以自第一电阻状态不可逆地转换至第二电阻状态。
-
公开(公告)号：CN115000173A
公开(公告)日：2022-09-02
申请号：CN202210346265.1
申请日：2022-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L27/112
Abstract: 一种半导体元件、记忆元件以及操作记忆元件的方法，半导体元件包括彼此垂直分离的多个第一纳米结构、环绕各第一纳米结构的第一栅极结构以及彼此垂直分离的多个第二纳米结构。半导体元件还包括环绕第二纳米结构的第二栅极结构、耦接第一纳米结构的第一端的第一漏极/源极结构、耦接第一纳米结构的第二端和第二纳米结构的第一端的第二漏极/源极结构以及耦接第二纳米结构的第二端的第三漏极/源极结构。第一漏极/源极结构具有第一掺杂类型，第二和第三漏极/源极结构具有第二掺杂类型，并且第一掺杂类型与第二掺杂类型相反。
-
-
-
-
-
-
-
-
-
Search Results
127
records
(took 0.051 seconds)
