公开(公告)号：CN102832133B

公开(公告)日：2014-12-03

申请号：CN201210313475.7

申请日：2012-08-29

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  许晓燕 ,  李佳 ,  王润声

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0277 ,  H01L21/26513 ,  H01L21/28035 ,  H01L21/30604 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/32133 ,  H01L21/324 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/0649

Abstract: 本发明公开了一种在体硅上制备独立双栅FinFET的方法，主要的工艺流程包括：形成源漏和连接源漏的细条状的图形结构；形成氧化隔离层；形成栅结构和源漏结构；形成金属接触和金属互联。通过采用此方法可以在体硅片上很容易的形成独立双栅FinFET，而且整个工艺流程完全与常规硅基超大规模集成电路制造技术兼容，具有简单、方便、周期短的特点，大大节省了硅片的成本。且采用本发明制备形成的独立双栅FinFET场效应晶体管，能够很好的抑制短沟道效应，并通过独立双栅器件特有的多阈值特点进一步降低器件的功耗。

公开(公告)号：CN102353882B

公开(公告)日：2014-02-19

申请号：CN201110153759.X

申请日：2011-06-09

Applicant: 北京大学

Inventor： 黄如 ,  邹积彬 ,  刘长泽 ,  王润声 ,  樊捷闻 ,  王阳元

IPC: G01R31/26

CPC classification number: G01R31/2642 ,  G01R31/2621 ,  H01L22/14 ,  H01L22/34

Abstract: 本发明公布了一种半导体器件的栅介质层陷阱密度和位置的测试方法。所述测试方法利用泄漏通路产生的栅泄漏电流来测试小面积(有效沟道面积小于0.5平方微米)半导体器件栅介质层中陷阱密度和二维的陷阱位置。本发明尤其适用于超小面积器件(有效沟道面积小于0.05平方微米)的测试。本方法可以得出栅介质在不同材料、不同工艺情况下的陷阱分布情况；本方法要求设备简单，测试结构简单，测试成本低廉；且测试快速，在短时间内即可得到器件栅介质陷阱分布，适于大批量自动测试非常适用于超小半导体器件制造过程中的工艺监控和成品质量检测。

公开(公告)号：CN102315170B

公开(公告)日：2013-07-31

申请号：CN201110138735.7

申请日：2011-05-26

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  艾玉杰 ,  孙帅 ,  王润声 ,  邹积彬 ,  黄欣

IPC: H01L21/8234 ,  H01L21/762 ,  H01L21/311 ,  B82B3/00

CPC classification number: H01L29/66772 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明提出一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法，包括：定义有源区；淀积氧化硅薄膜作为硬掩膜；并形成源漏和连接源漏的细条状的图形结构；通过刻蚀硅工艺，将硬掩膜上的图形结构转移到硅材料上；抑制底管离子注入；通过湿法腐蚀硅材料，悬空连接源漏的硅细线条；将硅细线条缩小到纳米尺寸形成硅纳米线；淀积多晶硅薄膜；通过电子束光刻形成多晶硅栅线条，跨过硅纳米线，并形成全包围纳米线的结构；通过在衬底上淀积氧化硅薄膜和接下来的刻蚀氧化硅工艺，在多晶硅栅线条两侧形成氧化硅侧墙；通过离子注入和高温退火，形成源漏结构，最终制备出纳米线场效应晶体管，该方法与常规集成电路制造技术兼容，制备工艺简单、方便、周期短。

公开(公告)号：CN102832135A

公开(公告)日：2012-12-19

申请号：CN201210326467.6

申请日：2012-09-05

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  许晓燕 ,  李佳 ,  王润声

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0228 ,  H01L21/0277 ,  H01L21/0332 ,  H01L21/28194 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/324

Abstract: 本发明公开了一种锗、三五族半导体材料衬底上制备FinFET的方法，主要的工艺流程包括：形成源漏和连接源漏的细条状的图形结构；形成氧化隔离层；形成栅结构和源漏结构；形成金属接触和金属互联。采用此方法可以在锗、三五族半导体材料衬底上很容易的形成FinFET，而且整个工艺流程虽然在锗、三五族半导体材料上完成，但是完全与常规硅基超大规模集成电路制造技术类似，制备工艺具有简单、方便、周期短的特点。此外，采用此工艺制备出的FinFET最小宽度可以控制在二十纳米左右，多栅结构可以提供很好的栅控制能力，非常适合于制备超短沟器件，进一步缩小器件尺寸。且采用本发明制备形成的FinFET，具有较低的功耗。

公开(公告)号：CN102184923B

公开(公告)日：2012-10-10

申请号：CN201110089699.X

申请日：2011-04-11

Applicant: 北京大学

Inventor： 黄如 ,  邹积彬 ,  王润声 ,  樊捷闻 ,  刘长泽 ,  王阳元

IPC: H01L27/105 ,  H01L29/78 ,  H01L29/423 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66977 ,  B82Y10/00 ,  B82Y99/00 ,  H01L21/02603 ,  H01L21/823828 ,  H01L21/823885 ,  H01L27/092 ,  H01L29/0673 ,  H01L29/66439 ,  H01L29/775

Abstract: 本发明提供一种基于硅纳米线场效应晶体管的六边形可编程阵列及其制备方法，该阵列包括纳米线器件、纳米线器件连接区和栅连接区，所述纳米线器件呈圆柱形结构，包括硅纳米线沟道、栅介质层和栅区，栅介质层包裹硅纳米线沟道，栅区包裹栅介质层，纳米线器件以六边形排列构成一单元，纳米线器件连接区为3个纳米线器件之间的连接节点，纳米线器件连接区固定在一个硅支架上。本发明可实现复杂互联控制逻辑，适合应用于高速高集成度的数字/模拟电路，和数模混合电路。

公开(公告)号：CN102509697A

公开(公告)日：2012-06-20

申请号：CN201110339762.0

申请日：2011-11-01

Applicant: 北京大学

Inventor： 黄如 ,  孙帅 ,  艾玉杰 ,  樊捷闻 ,  王润声 ,  许晓燕

IPC: H01L21/02 ,  H01L21/306

CPC classification number: B82Y40/00 ,  H01L29/0676

Abstract: 本发明公开了一种制备超细纳米线条的方法，属于微电子半导体器件晶体管制造的技术领域。该方法将掩膜阻挡氧化及分步氧化工艺相结合来得到悬空超细线条。制备出的悬空超细线条直径可由淀积氮化硅的厚度和两次氧化分别通过时间及温度来精确地控制在20nm，且干法氧化速度较慢，所以对最终细线条的尺寸可以得到精确地控制；同时利用此方法制备超细线条，成本低，可行性高。

公开(公告)号：CN102214596A

公开(公告)日：2011-10-12

申请号：CN201110139453.9

申请日：2011-05-26

Applicant: 北京大学

Inventor： 黄如 ,  诸葛菁 ,  樊捷闻 ,  艾玉杰 ,  王润声 ,  黄欣

IPC: H01L21/762 ,  H01L21/8238 ,  B82B3/00

CPC classification number: H01L29/66439 ,  B82Y10/00 ,  H01L29/775

Abstract: 本发明公布了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。方法包括：隔离并淀积与Si有高刻蚀选择比的材料A；光刻定义Fin条硬掩膜；刻蚀材料A，形成Fin条的硬掩膜；源漏注入；光刻定义沟道区和大源漏区；形成Si Fin条和大源漏；去除材料A硬掩膜；形成纳米线；腐蚀SiO2，形成悬空纳米线；形成栅氧化层；淀积多晶硅；多晶硅注入；杂质激活退火；刻蚀多晶硅；淀积SiN；光刻定义栅线条；刻蚀SiN和多晶硅形成栅线条；将源漏与栅分离，之间区域为空气填充；淀积SiO2，形成空气侧墙；退火致密SiO2层；后续流程完成器件制备。本方法与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。

公开(公告)号：CN102157557A

公开(公告)日：2011-08-17

申请号：CN201110029706.7

申请日：2011-01-27

Applicant: 北京大学

Inventor： 邹积彬 ,  黄如 ,  王润声 ,  杨庚雨 ,  艾玉洁 ,  樊捷闻

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/16 ,  H01L29/66439 ,  H01L29/775

Abstract: 本发明提供了一种基于纳米线器件的耐高压横向双向扩散晶体管，属于微电子半导体器件领域。该横向双扩散MOS晶体管包括沟道区、栅介质、栅区、源区、漏区、源端外延区以及漏端S型漂移区，沟道区是横向圆柱形硅纳米线结构，上面覆盖一层均匀栅介质，栅介质上层是栅区，栅区和栅介质完全包围沟道区，源端外延区位于源区和沟道区之间，漏端S型漂移区位于漏区和沟道区之间，漏端S型漂移区俯视图呈单个或多个S型结构，S型结构中间填充具有相对介电常数1～4的绝缘材料。本发明可提高基于硅纳米线MOS晶体管的横向双扩散晶体管的耐高压能力。

公开(公告)号：CN102074577A

公开(公告)日：2011-05-25

申请号：CN201010506129.1

申请日：2010-10-09

Applicant: 北京大学

Inventor： 艾玉杰 ,  郝志华 ,  黄如 ,  浦双双 ,  樊捷闻 ,  孙帅 ,  王润声 ,  许晓燕

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/08 ,  H01L21/336 ,  B82Y10/00 ,  B82Y40/00

CPC classification number: H01L29/7827 ,  B82Y10/00 ,  H01L21/2815 ,  H01L29/04 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0676 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/413 ,  H01L29/42376 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775

Abstract: 本发明公开了一种垂直沟道场效应晶体管及其制备方法。该场效应晶体管的沟道区为一垂直于衬底上的圆环形Si台；源端为多晶硅，位于圆环形Si台的上端；漏端位于圆环形Si台下端的外侧；栅位于圆环形Si台的外侧面；在圆环形Si台的内部填充有介质材料。与常规的垂直结构Si台场效应晶体管相比，本发明的圆环结构场效应晶体管可有效抑制短沟效应，达到改善器件性能的目的。

公开(公告)号：CN101079434B

公开(公告)日：2010-06-09

申请号：CN200710118823.4

申请日：2007-06-12

Applicant: 北京大学

Inventor： 周发龙 ,  吴大可 ,  黄如 ,  王润声 ,  张兴 ,  王阳元

IPC: H01L27/12 ,  H01L29/792 ,  H01L29/423 ,  H01L21/84 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供了一种三维双鳍型沟道双栅多功能场效应晶体管及其制备方法，该场效应晶体管基于双SOI衬底，上下两层硅膜的沟道的截面各有两个相同的长方形的鳍型Fin，上层的双鳍型沟道与其对应的下层的双鳍型沟道自对准、且宽度相同；每个双鳍型沟道的外侧为栅氧和共同的前栅，内侧为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和共同的背栅，形成双栅结构；上层的双鳍型沟道的两端连接上层的共同的n+源和n+漏，下层的双鳍型沟道的两端连接下层的共同的p+源和p+漏；前栅和背栅自对准、对上下两层的源和漏的覆盖很小；上层n+源和下层p+源连接不同的电极，上层n+漏和下层n+漏连接同一电极。本发明的场效应晶体管具有高性能nMOSFET、pMOSFET和CMOS逻辑器件功能。