无衬底引出半导体器件的栅介质层陷阱密度的测试方法

    公开(公告)号:CN102213693B

    公开(公告)日:2012-10-10

    申请号:CN201110087463.2

    申请日:2011-04-08

    Applicant: 北京大学

    Abstract: 本发明提供一种无衬底引出半导体器件的栅介质层陷阱密度的测试方法,该半导体器件测试结构为三栅结构,两侧栅窄而中间栅宽,三个栅控制半导体器件测试结构的沟道的不同区域,达到精确控制电荷走向的目的。利用本发明半导体器件栅介质层陷阱的测试方法能够非常简便而且有效的测试出器件栅介质的质量情况,得出栅介质各种不同材料、不同工艺下的陷阱分布情况;且测试快速,在短时间内即可得到器件栅介质陷阱分布,适于大批量自动测试;操作与经典的可靠性测试(电荷泵)兼容,简单易操作,非常适用于新一代围栅器件制造过程中的工艺监控和成品质量检测,同时,也适用于其他无衬底引出器件。

    一种半导体器件的栅介质层陷阱密度和位置的测试方法

    公开(公告)号:CN102353882B

    公开(公告)日:2014-02-19

    申请号:CN201110153759.X

    申请日:2011-06-09

    Applicant: 北京大学

    CPC classification number: G01R31/2642 G01R31/2621 H01L22/14 H01L22/34

    Abstract: 本发明公布了一种半导体器件的栅介质层陷阱密度和位置的测试方法。所述测试方法利用泄漏通路产生的栅泄漏电流来测试小面积(有效沟道面积小于0.5平方微米)半导体器件栅介质层中陷阱密度和二维的陷阱位置。本发明尤其适用于超小面积器件(有效沟道面积小于0.05平方微米)的测试。本方法可以得出栅介质在不同材料、不同工艺情况下的陷阱分布情况;本方法要求设备简单,测试结构简单,测试成本低廉;且测试快速,在短时间内即可得到器件栅介质陷阱分布,适于大批量自动测试非常适用于超小半导体器件制造过程中的工艺监控和成品质量检测。

    基于垂直双栅的抗辐照晶体管及其制备方法

    公开(公告)号:CN102623505A

    公开(公告)日:2012-08-01

    申请号:CN201210096469.0

    申请日:2012-04-01

    Applicant: 北京大学

    Abstract: 本发明公开了一种基于垂直双栅的抗辐照晶体管及其制备方法,属于半导体器件领域。该器件包括凸形沟道、源、漏、底栅和顶栅,凸形沟道左右两边延伸到源端,凸形沟道凸起的部分连接漏。本发明由于单粒子垂直漏端入射的时候只经过沟道的垂直部分,不经过凸形沟道左右延伸部分,沟道左右延伸部分得到保护,重粒子辐照后沟道受影响的范围比较小,因而抗单粒子性能得到改善。且本发明提出了漏端位于沟道的凸起上,漏端与STI区完全隔开,STI区陷入的电荷无法在源漏间形成泄漏通道,因而具有很好的抗总剂量特性。

    基于垂直双栅的抗辐照晶体管的制备方法

    公开(公告)号:CN102623505B

    公开(公告)日:2014-07-02

    申请号:CN201210096469.0

    申请日:2012-04-01

    Applicant: 北京大学

    Abstract: 本发明公开了一种基于垂直双栅的抗辐照晶体管及其制备方法,属于半导体器件领域。该器件包括凸形沟道、源、漏、底栅和顶栅,凸形沟道左右两边延伸到源端,凸形沟道凸起的部分连接漏。本发明由于单粒子垂直漏端入射的时候只经过沟道的垂直部分,不经过凸形沟道左右延伸部分,沟道左右延伸部分得到保护,重粒子辐照后沟道受影响的范围比较小,因而抗单粒子性能得到改善。且本发明提出了漏端位于沟道的凸起上,漏端与STI区完全隔开,STI区陷入的电荷无法在源漏间形成泄漏通道,因而具有很好的抗总剂量特性。

    一种半导体器件的栅介质层陷阱密度和位置的测试方法

    公开(公告)号:CN102353882A

    公开(公告)日:2012-02-15

    申请号:CN201110153759.X

    申请日:2011-06-09

    Applicant: 北京大学

    CPC classification number: G01R31/2642 G01R31/2621 H01L22/14 H01L22/34

    Abstract: 本发明公布了一种半导体器件的栅介质层陷阱密度和位置的测试方法。所述测试方法利用泄漏通路产生的栅泄漏电流来测试小面积(有效沟道面积小于0.5平方微米)半导体器件栅介质层中陷阱密度和二维的陷阱位置。本发明尤其适用于超小面积器件(有效沟道面积小于0.05平方微米)的测试。本方法可以得出栅介质在不同材料、不同工艺情况下的陷阱分布情况;本方法要求设备简单,测试结构简单,测试成本低廉;且测试快速,在短时间内即可得到器件栅介质陷阱分布,适于大批量自动测试非常适用于超小半导体器件制造过程中的工艺监控和成品质量检测。

    无衬底引出半导体器件的栅介质层陷阱密度的测试方法

    公开(公告)号:CN102213693A

    公开(公告)日:2011-10-12

    申请号:CN201110087463.2

    申请日:2011-04-08

    Applicant: 北京大学

    Abstract: 本发明提供一种无衬底引出半导体器件的栅介质层陷阱密度的测试方法,该半导体器件测试结构为三栅结构,两侧栅窄而中间栅宽,三个栅控制半导体器件测试结构的沟道的不同区域,达到精确控制电荷走向的目的。利用本发明半导体器件栅介质层陷阱的测试方法能够非常简便而且有效的测试出器件栅介质的质量情况,得出栅介质各种不同材料、不同工艺下的陷阱分布情况;且测试快速,在短时间内即可得到器件栅介质陷阱分布,适于大批量自动测试;操作与经典的可靠性测试(电荷泵)兼容,简单易操作,非常适用于新一代围栅器件制造过程中的工艺监控和成品质量检测,同时,也适用于其他无衬底引出器件。

Patent Agency Ranking