无衬底引出半导体器件的栅介质层陷阱密度的测试方法

    公开(公告)号:CN102213693B

    公开(公告)日:2012-10-10

    申请号:CN201110087463.2

    申请日:2011-04-08

    Applicant: 北京大学

    Abstract: 本发明提供一种无衬底引出半导体器件的栅介质层陷阱密度的测试方法,该半导体器件测试结构为三栅结构,两侧栅窄而中间栅宽,三个栅控制半导体器件测试结构的沟道的不同区域,达到精确控制电荷走向的目的。利用本发明半导体器件栅介质层陷阱的测试方法能够非常简便而且有效的测试出器件栅介质的质量情况,得出栅介质各种不同材料、不同工艺下的陷阱分布情况;且测试快速,在短时间内即可得到器件栅介质陷阱分布,适于大批量自动测试;操作与经典的可靠性测试(电荷泵)兼容,简单易操作,非常适用于新一代围栅器件制造过程中的工艺监控和成品质量检测,同时,也适用于其他无衬底引出器件。

    基于氧化分凝的埋沟结构硅基围栅晶体管及其制备方法

    公开(公告)号:CN102157556A

    公开(公告)日:2011-08-17

    申请号:CN201110029601.1

    申请日:2011-01-27

    Applicant: 北京大学

    Abstract: 本发明提供了一种埋沟结构硅基围栅晶体管,属于微电子半导体器件领域。该晶体管包括沟道区、栅介质、栅区、源区、漏区和源漏端外延区,其中,沟道区为硅纳米线结构,包括三层,内部是圆柱形的沟道区下层,包裹在其外的两层分别是沟道区和沟道区上层,沟道区上层和沟道区下层掺杂有类型相反的杂质,沟道区上层外覆盖一层栅介质区,栅区位于栅介质的外层。本发明基于氧化分凝技术制备出适合应用在高速电路中的埋沟结构硅基围栅晶体管,避免了围栅器件多晶向带来的迁移率下降和严重的随机电报噪声现象。

    无衬底引出半导体器件的栅介质层陷阱密度的测试方法

    公开(公告)号:CN102053114A

    公开(公告)日:2011-05-11

    申请号:CN201010528764.X

    申请日:2010-11-02

    Applicant: 北京大学

    Abstract: 本发明提供了无衬底引出半导体器件的栅介质层陷阱密度的测试方法。所述器件的源漏左右对称,测试仪连接源漏的探针及电缆左右对称,首先控制栅、源、漏的偏压设置使器件处于不形成反型层且栅介质层陷阱不限制电荷的初始状态,然后通过改变偏压设置依次循环进行下述步骤:1)将载流子通过源漏送入沟道产生反型层,且部分载流子被栅介质层陷阱限制;2)将反型层载流子分别引回源漏,但被栅介质层陷阱限制住的载流子不流回沟道;3)使栅介质层陷阱限制的载流子仅通过漏端流出;根据循环周期、器件沟道尺寸和源漏直流电流计算出栅介质层陷阱密度。该方法简便有效,设备简单,成本低廉,适用于无衬底引出器件,特别是围栅器件的栅介质层陷阱测试。

    一种半导体器件的栅介质层陷阱密度和位置的测试方法

    公开(公告)号:CN102353882B

    公开(公告)日:2014-02-19

    申请号:CN201110153759.X

    申请日:2011-06-09

    Applicant: 北京大学

    CPC classification number: G01R31/2642 G01R31/2621 H01L22/14 H01L22/34

    Abstract: 本发明公布了一种半导体器件的栅介质层陷阱密度和位置的测试方法。所述测试方法利用泄漏通路产生的栅泄漏电流来测试小面积(有效沟道面积小于0.5平方微米)半导体器件栅介质层中陷阱密度和二维的陷阱位置。本发明尤其适用于超小面积器件(有效沟道面积小于0.05平方微米)的测试。本方法可以得出栅介质在不同材料、不同工艺情况下的陷阱分布情况;本方法要求设备简单,测试结构简单,测试成本低廉;且测试快速,在短时间内即可得到器件栅介质陷阱分布,适于大批量自动测试非常适用于超小半导体器件制造过程中的工艺监控和成品质量检测。

    一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法

    公开(公告)号:CN102315170B

    公开(公告)日:2013-07-31

    申请号:CN201110138735.7

    申请日:2011-05-26

    Applicant: 北京大学

    CPC classification number: H01L29/66772 H01L29/42392 H01L29/78696

    Abstract: 本发明提出一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法,包括:定义有源区;淀积氧化硅薄膜作为硬掩膜;并形成源漏和连接源漏的细条状的图形结构;通过刻蚀硅工艺,将硬掩膜上的图形结构转移到硅材料上;抑制底管离子注入;通过湿法腐蚀硅材料,悬空连接源漏的硅细线条;将硅细线条缩小到纳米尺寸形成硅纳米线;淀积多晶硅薄膜;通过电子束光刻形成多晶硅栅线条,跨过硅纳米线,并形成全包围纳米线的结构;通过在衬底上淀积氧化硅薄膜和接下来的刻蚀氧化硅工艺,在多晶硅栅线条两侧形成氧化硅侧墙;通过离子注入和高温退火,形成源漏结构,最终制备出纳米线场效应晶体管,该方法与常规集成电路制造技术兼容,制备工艺简单、方便、周期短。

    一种多角度垂直反射镜面的制造方法及产品

    公开(公告)号:CN101265578A

    公开(公告)日:2008-09-17

    申请号:CN200810104014.2

    申请日:2008-04-14

    Applicant: 北京大学

    Abstract: 本发明涉及一种多角度垂直反射镜面的制造方法及产品,本发明方法其以体硅侧墙为载体,以改变刻蚀时间和钝化时间的比值为主,兼顾调节其它刻蚀条件进行深刻蚀。本发明解决了同一垂直侧壁上仅能制造单一垂直角度的反射镜面的这一国际性难题,使采用该镜面结构的微光器件结构能够在同一侧壁上实现多种光处理,可以比较容易地开发出一系列应用广泛的多功能MEMS器件,由此将极大的提高器件性能、集成度和生产效率,从而大大提高了MEMS器件的性能和应用领域。本发明新型镜面制造工艺和目前绝大多数垂直镜面的制造工艺兼容,具有很强的移植性和适应性。本发明可以广泛用于微机电系统中。

    由于维度突变引起的一维到三维边界热阻的测试方法

    公开(公告)号:CN102636477B

    公开(公告)日:2013-11-06

    申请号:CN201210114792.6

    申请日:2012-04-18

    Applicant: 北京大学

    Abstract: 本发明公开了一种由于维度突变引起的一维到三维边界热阻的测试方法,本发明利用由悬空的纳米线连接的长方体A和长方体B组成的测试结构,实现对材料一维到三维由于维度突变而引起的边界热阻进行测试,对纳米尺度器件散热结构的设计和关键路径的研究给出了直接的指导作用,并且为今后热阻网络和器件热效应的模拟提供了参数依据。

    一种用于机器人情感模拟的电路及其控制方法

    公开(公告)号:CN102354128B

    公开(公告)日:2012-11-21

    申请号:CN201110147405.4

    申请日:2011-06-02

    Applicant: 北京大学

    Abstract: 本发明公开了一种用于机器人情感模拟的电路及其控制方法。本发明的电路包括:微处理器,用以处理需要进行情感模拟的信息;存储器,用以存储对于事物的经验认识,作为经验库,它包括感性存储区和理性存储区;加法器电路,用以将机器人的感性判断和理性判断进行加权计算,以输出电压的形式实现情感模拟,其中,加法器电路经过忆阻器改进,用忆阻器代替电阻,由于忆阻器能在外加电压的控制下改变其阻值,因此能够将机器人的感性判断和理性判断进行加权计算,得到输出电压,以不同的输出电压表示机器人对事物的不同的反应,从而以输出电压的形式实现机器人的情感模拟。

Patent Agency Ranking