公开(公告)号：CN100490182C

公开(公告)日：2009-05-20

申请号：CN200710111248.5

申请日：2007-06-19

Applicant: 北京大学

Inventor： 吴大可 ,  周发龙 ,  黄如

IPC: H01L29/792 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供了一种鳍型沟道双栅多功能场效应晶体管及其制备方法，属于超大规模集成电路中的金属氧化物半导体场效应晶体管技术领域。该场效应晶体管基于SOI衬底，沿沟道垂直方向，沟道的截面为长方形的鳍型Fin，形成鳍型沟道；鳍型沟道的一侧为栅氧和前栅，另一侧为隧穿氧化层、作为电荷存储层的氮化硅陷阱层、阻挡氧化层和背栅，形成双栅结构；鳍型沟道的两端连接共同的n+源和n+漏，前栅和背栅自对准、对n+源和n+漏的覆盖很小；器件基于SOI衬底实现，沟道区，源区和漏区都位于绝缘层上。本发明具有高性能MOSFET逻辑器件的功能，快闪存储器的功能，无电容式DRAM的功能。

公开(公告)号：CN100468779C

公开(公告)日：2009-03-11

申请号：CN200610012185.3

申请日：2006-06-09

Applicant: 北京大学

Inventor： 蔡一茂 ,  黄如 ,  单晓楠 ,  周发龙 ,  李炎 ,  王阳元

IPC: H01L29/788 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

Abstract: 本发明提供了一种闪存存储单元及其制备方法，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用两层氮化硅作为浮栅，在横向和纵向上分别存储两位数据，实现了每个闪存存储单元能存储四位数据的功能，大大地增加了闪存的存储密度。在相同工艺条件下，存储密度是一般多晶硅浮栅闪存的4倍，是NROM闪存的2倍。而且其浮栅由靠近源区、漏区的两部分组成，并从物理上隔离开来，可以有效地抑制单元两端存储数据之间的串扰影响。本发明工艺简单，和传统CMOS工艺兼容，也没有增加光刻次数，从而降低了存储成本。

公开(公告)号：CN101060136A

公开(公告)日：2007-10-24

申请号：CN200710110402.7

申请日：2007-06-05

Applicant: 北京大学

Inventor： 周发龙 ,  吴大可 ,  黄如 ,  王鹏飞 ,  诸葛菁 ,  张兴

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种双鳍型沟道围栅场效应晶体，属于超大规模集成电路中的金属氧化物半导体场效应晶体管技术领域。该场效应晶体管基于体硅衬底，沟道被栅氧和多晶硅栅围绕、形成围栅结构，源和漏都与体硅衬底相连，沟道为两个完全相同的截面为长方形的鳍型Fin，形成双鳍型沟道；双鳍型沟道的正下方和体硅衬底之间有一层厚的二氧化硅绝缘层，形成双鳍型沟道即体在绝缘层上的结构。本发明在高性能、高速和低功耗逻辑电路应用中都有明显优势。本发明还提供了一种上述的场效应晶体管的制备方法，该方法不需要SOI衬底和高成本的外延工艺，可以减小衬底成本和工艺制备成本。

公开(公告)号：CN1870297A

公开(公告)日：2006-11-29

申请号：CN200610012185.3

申请日：2006-06-09

Applicant: 北京大学

Inventor： 蔡一茂 ,  黄如 ,  单晓楠 ,  周发龙 ,  李炎 ,  王阳元

IPC: H01L29/788 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

Abstract: 本发明提供了一种闪存存储单元及其制备方法，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用两层氮化硅作为浮栅，在横向和纵向上分别存储两位数据，实现了每个闪存存储单元能存储四位数据的功能，大大地增加了闪存的存储密度。在相同工艺条件下，存储密度是一般多晶硅浮栅闪存的4倍，是NROM闪存的2倍。而且其浮栅由靠近源区、漏区的两部分组成，并从物理上隔离开来，可以有效地抑制单元两端存储数据之间的串扰影响。本发明工艺简单，和传统CMOS工艺兼容，也没有增加光刻次数，从而降低了存储成本。

公开(公告)号：CN101060135A

公开(公告)日：2007-10-24

申请号：CN200710110401.2

申请日：2007-06-05

Applicant: 北京大学

Inventor： 周发龙 ,  吴大可 ,  黄如 ,  诸葛菁 ,  田豫 ,  张兴

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种双硅纳米线围栅场效应晶体管及其制备方法，属于超大规模集成电路(ULSI)中的金属氧化物半导体场效应晶体管技术领域。该场效应晶体管基于体硅衬底，沟道是完全相同的剖面结构为圆形的双硅纳米线，双硅纳米线被栅氧和多晶硅栅围绕，形成围栅结构，源和漏都与体硅衬底相连，在沟道的正下方和体硅衬底之间有一层厚的二氧化硅绝缘层，形成沟道在绝缘层上的结构。本发明在低功耗和高速逻辑电路应用中有着明显的优势和广阔的应用前景。本发明还提供了一种上述的场效应晶体管的制备方法，与常规CMOS技术完全兼容，不需要SOI衬底和高成本的外延工艺，可以减小衬底成本和工艺制备成本。

公开(公告)号：CN1322571C

公开(公告)日：2007-06-20

申请号：CN200410009282.8

申请日：2004-06-30

Applicant: 北京大学

Inventor： 周发龙 ,  黄如 ,  张兴 ,  田豫

IPC: H01L21/76 ,  H01L21/336 ,  H01L21/8238

Abstract: 本发明提供了一种硅台型垂直沟道场效应晶体管的隔离工艺，属于CMOS超大规模集成电路制造技术领域。其步骤包括：第一次刻蚀出有源区硅台之后，用氮化硅保护有源区硅台的表面和侧壁，然后再局部氧化场区完成隔离工艺，通过在后续的制备硅台型垂直沟道器件中刻蚀器件硅台时，将有源区与场区保持同样高度，使有源区和场区边缘不会形成台阶，消除有源区边缘的多晶硅侧墙，减小了硅台型垂直沟道器件的寄生栅电容，有效优化器件的直流特性和交流特性。

公开(公告)号：CN1303656C

公开(公告)日：2007-03-07

申请号：CN200410049912.4

申请日：2004-06-18

Applicant: 北京大学

Inventor： 田豫 ,  黄如 ,  卜伟海 ,  周发龙

IPC: H01L21/335 ,  H01L21/8238 ,  H01L21/84

Abstract: 本发明公开了一种准SOI场效应晶体管器件的制备方法，首先利用刻槽氧化的方法直接形成准SOI场效应晶体管源漏区的L型隔离层结构，这样隔离层结构的高度宽度可以分别通过槽的深度以及氧化时间精确控制。再选择外延形成晶体管沟道和源漏区，因此可以实现源漏区与沟道区的理想连接，先形成隔离层后形成沟道区，从而可以避免由于后形成“L”型隔离层影响沟道区与源漏区的连接问题。最后，通过侧墙定义形成栅结构，自对准实现源漏。因此可以通过侧墙厚度，准确控制源漏区的位置，从而可以实现真正意义上的准SOI结构。本发明提出的方法工艺实现简单，与传统的CMOS工艺兼容，可控性好，易于可以实现真正的准SOI结构。

公开(公告)号：CN1870298A

公开(公告)日：2006-11-29

申请号：CN200610012188.7

申请日：2006-06-09

Applicant: 北京大学

Inventor： 单晓楠 ,  黄如 ,  蔡一茂 ,  李炎 ,  周发龙

IPC: H01L29/788 ,  H01L29/43 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供了一种NROM闪存存储单元，属于非挥发性半导体存储器技术领域。该存储单元是由控制栅、源漏区、隧穿氧化层、存储数据的氮化硅层以及阻止氧化层组成，在控制栅的不同区域注入不同类型杂质，靠近源端和漏端的控制栅注入N型杂质，形成N+多晶硅控制栅，中间的控制栅注入P型杂质，形成P+多晶硅控制栅。多晶硅控制栅中间P+区，功函数较高，所对应的阈值电压比较高，相对普通N+注入多晶硅闪存器件来说，这段区域加在栅叠层结构以及沟道的纵向电场比较低，提高了电子在这段沟道内的横向运动速度；多晶硅控制栅两端N+区域，功函数较低，对应阈值电压也比较低，和常规N+多晶硅栅相比较，加在这部分的纵向电场并没有降低，有利于电子的收集。

公开(公告)号：CN1700474A

公开(公告)日：2005-11-23

申请号：CN200510082811.1

申请日：2005-07-08

Applicant: 北京大学

Inventor： 蔡一茂 ,  单晓楠 ,  周发龙 ,  李炎 ,  黄如 ,  王阳元

IPC: H01L27/105 ,  H01L29/788 ,  H01L21/28 ,  H01L21/8239

Abstract: 本发明提供了一种闪存存储单元的浮栅及其制备方法和一种闪存存储单元，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用异质结浮栅结构，在横向上分别采用P+N+P+不同掺杂的多晶硅或者宽禁带材料+窄禁带材料+宽禁带材料结构组成浮栅，导带和价带的能级上有至少两个异质结，该异质结使浮栅的能带形成能谷。实现了闪存存储单元存储的电子被浮栅的异质结限制在浮栅的能谷中，大大地增加了闪存的保持特性。而且在相同编程环境下，大大提高了闪存单元的编程速度和效率，降低了编程功耗。

公开(公告)号：CN101079434B

公开(公告)日：2010-06-09

申请号：CN200710118823.4

申请日：2007-06-12

Applicant: 北京大学

Inventor： 周发龙 ,  吴大可 ,  黄如 ,  王润声 ,  张兴 ,  王阳元

IPC: H01L27/12 ,  H01L29/792 ,  H01L29/423 ,  H01L21/84 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供了一种三维双鳍型沟道双栅多功能场效应晶体管及其制备方法，该场效应晶体管基于双SOI衬底，上下两层硅膜的沟道的截面各有两个相同的长方形的鳍型Fin，上层的双鳍型沟道与其对应的下层的双鳍型沟道自对准、且宽度相同；每个双鳍型沟道的外侧为栅氧和共同的前栅，内侧为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和共同的背栅，形成双栅结构；上层的双鳍型沟道的两端连接上层的共同的n+源和n+漏，下层的双鳍型沟道的两端连接下层的共同的p+源和p+漏；前栅和背栅自对准、对上下两层的源和漏的覆盖很小；上层n+源和下层p+源连接不同的电极，上层n+漏和下层n+漏连接同一电极。本发明的场效应晶体管具有高性能nMOSFET、pMOSFET和CMOS逻辑器件功能。