公开(公告)号：CN102832135A

公开(公告)日：2012-12-19

申请号：CN201210326467.6

申请日：2012-09-05

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  许晓燕 ,  李佳 ,  王润声

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0228 ,  H01L21/0277 ,  H01L21/0332 ,  H01L21/28194 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/324

Abstract: 本发明公开了一种锗、三五族半导体材料衬底上制备FinFET的方法，主要的工艺流程包括：形成源漏和连接源漏的细条状的图形结构；形成氧化隔离层；形成栅结构和源漏结构；形成金属接触和金属互联。采用此方法可以在锗、三五族半导体材料衬底上很容易的形成FinFET，而且整个工艺流程虽然在锗、三五族半导体材料上完成，但是完全与常规硅基超大规模集成电路制造技术类似，制备工艺具有简单、方便、周期短的特点。此外，采用此工艺制备出的FinFET最小宽度可以控制在二十纳米左右，多栅结构可以提供很好的栅控制能力，非常适合于制备超短沟器件，进一步缩小器件尺寸。且采用本发明制备形成的FinFET，具有较低的功耗。

公开(公告)号：CN102184923B

公开(公告)日：2012-10-10

申请号：CN201110089699.X

申请日：2011-04-11

Applicant: 北京大学

Inventor： 黄如 ,  邹积彬 ,  王润声 ,  樊捷闻 ,  刘长泽 ,  王阳元

IPC: H01L27/105 ,  H01L29/78 ,  H01L29/423 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66977 ,  B82Y10/00 ,  B82Y99/00 ,  H01L21/02603 ,  H01L21/823828 ,  H01L21/823885 ,  H01L27/092 ,  H01L29/0673 ,  H01L29/66439 ,  H01L29/775

Abstract: 本发明提供一种基于硅纳米线场效应晶体管的六边形可编程阵列及其制备方法，该阵列包括纳米线器件、纳米线器件连接区和栅连接区，所述纳米线器件呈圆柱形结构，包括硅纳米线沟道、栅介质层和栅区，栅介质层包裹硅纳米线沟道，栅区包裹栅介质层，纳米线器件以六边形排列构成一单元，纳米线器件连接区为3个纳米线器件之间的连接节点，纳米线器件连接区固定在一个硅支架上。本发明可实现复杂互联控制逻辑，适合应用于高速高集成度的数字/模拟电路，和数模混合电路。

公开(公告)号：CN102509697A

公开(公告)日：2012-06-20

申请号：CN201110339762.0

申请日：2011-11-01

Applicant: 北京大学

Inventor： 黄如 ,  孙帅 ,  艾玉杰 ,  樊捷闻 ,  王润声 ,  许晓燕

IPC: H01L21/02 ,  H01L21/306

CPC classification number: B82Y40/00 ,  H01L29/0676

Abstract: 本发明公开了一种制备超细纳米线条的方法，属于微电子半导体器件晶体管制造的技术领域。该方法将掩膜阻挡氧化及分步氧化工艺相结合来得到悬空超细线条。制备出的悬空超细线条直径可由淀积氮化硅的厚度和两次氧化分别通过时间及温度来精确地控制在20nm，且干法氧化速度较慢，所以对最终细线条的尺寸可以得到精确地控制；同时利用此方法制备超细线条，成本低，可行性高。

公开(公告)号：CN102214596A

公开(公告)日：2011-10-12

申请号：CN201110139453.9

申请日：2011-05-26

Applicant: 北京大学

Inventor： 黄如 ,  诸葛菁 ,  樊捷闻 ,  艾玉杰 ,  王润声 ,  黄欣

IPC: H01L21/762 ,  H01L21/8238 ,  B82B3/00

CPC classification number: H01L29/66439 ,  B82Y10/00 ,  H01L29/775

Abstract: 本发明公布了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。方法包括：隔离并淀积与Si有高刻蚀选择比的材料A；光刻定义Fin条硬掩膜；刻蚀材料A，形成Fin条的硬掩膜；源漏注入；光刻定义沟道区和大源漏区；形成Si Fin条和大源漏；去除材料A硬掩膜；形成纳米线；腐蚀SiO2，形成悬空纳米线；形成栅氧化层；淀积多晶硅；多晶硅注入；杂质激活退火；刻蚀多晶硅；淀积SiN；光刻定义栅线条；刻蚀SiN和多晶硅形成栅线条；将源漏与栅分离，之间区域为空气填充；淀积SiO2，形成空气侧墙；退火致密SiO2层；后续流程完成器件制备。本方法与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。

公开(公告)号：CN102157557A

公开(公告)日：2011-08-17

申请号：CN201110029706.7

申请日：2011-01-27

Applicant: 北京大学

Inventor： 邹积彬 ,  黄如 ,  王润声 ,  杨庚雨 ,  艾玉洁 ,  樊捷闻

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/16 ,  H01L29/66439 ,  H01L29/775

Abstract: 本发明提供了一种基于纳米线器件的耐高压横向双向扩散晶体管，属于微电子半导体器件领域。该横向双扩散MOS晶体管包括沟道区、栅介质、栅区、源区、漏区、源端外延区以及漏端S型漂移区，沟道区是横向圆柱形硅纳米线结构，上面覆盖一层均匀栅介质，栅介质上层是栅区，栅区和栅介质完全包围沟道区，源端外延区位于源区和沟道区之间，漏端S型漂移区位于漏区和沟道区之间，漏端S型漂移区俯视图呈单个或多个S型结构，S型结构中间填充具有相对介电常数1～4的绝缘材料。本发明可提高基于硅纳米线MOS晶体管的横向双扩散晶体管的耐高压能力。

公开(公告)号：CN102074577A

公开(公告)日：2011-05-25

申请号：CN201010506129.1

申请日：2010-10-09

Applicant: 北京大学

Inventor： 艾玉杰 ,  郝志华 ,  黄如 ,  浦双双 ,  樊捷闻 ,  孙帅 ,  王润声 ,  许晓燕

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/08 ,  H01L21/336 ,  B82Y10/00 ,  B82Y40/00

CPC classification number: H01L29/7827 ,  B82Y10/00 ,  H01L21/2815 ,  H01L29/04 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0676 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/413 ,  H01L29/42376 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775

Abstract: 本发明公开了一种垂直沟道场效应晶体管及其制备方法。该场效应晶体管的沟道区为一垂直于衬底上的圆环形Si台；源端为多晶硅，位于圆环形Si台的上端；漏端位于圆环形Si台下端的外侧；栅位于圆环形Si台的外侧面；在圆环形Si台的内部填充有介质材料。与常规的垂直结构Si台场效应晶体管相比，本发明的圆环结构场效应晶体管可有效抑制短沟效应，达到改善器件性能的目的。

公开(公告)号：CN101079434B

公开(公告)日：2010-06-09

申请号：CN200710118823.4

申请日：2007-06-12

Applicant: 北京大学

Inventor： 周发龙 ,  吴大可 ,  黄如 ,  王润声 ,  张兴 ,  王阳元

IPC: H01L27/12 ,  H01L29/792 ,  H01L29/423 ,  H01L21/84 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供了一种三维双鳍型沟道双栅多功能场效应晶体管及其制备方法，该场效应晶体管基于双SOI衬底，上下两层硅膜的沟道的截面各有两个相同的长方形的鳍型Fin，上层的双鳍型沟道与其对应的下层的双鳍型沟道自对准、且宽度相同；每个双鳍型沟道的外侧为栅氧和共同的前栅，内侧为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和共同的背栅，形成双栅结构；上层的双鳍型沟道的两端连接上层的共同的n+源和n+漏，下层的双鳍型沟道的两端连接下层的共同的p+源和p+漏；前栅和背栅自对准、对上下两层的源和漏的覆盖很小；上层n+源和下层p+源连接不同的电极，上层n+漏和下层n+漏连接同一电极。本发明的场效应晶体管具有高性能nMOSFET、pMOSFET和CMOS逻辑器件功能。

公开(公告)号：CN119400751A

公开(公告)日：2025-02-07

申请号：CN202411326296.6

申请日：2024-09-23

Applicant: 北京大学

Inventor： 吴恒 ,  褚衍邦 ,  卢浩然 ,  王润声 ,  黄如

IPC: H01L21/768 ,  H01L23/48 ,  H01L23/528 ,  H01L23/538

Abstract: 本申请提供一种半导体结构的制备方法、半导体结构及半导体器件。该方法包括：在衬底上形成第一晶体管，第一晶体管包括第一源漏金属和第一栅极金属；在第一源漏金属上形成第一硬掩膜，并在第一栅极金属上形成第二硬掩膜，在第一硬掩膜和第二硬掩膜上形成第一介质层；刻蚀第一介质层的第一区域以及第一硬掩膜以形成第一凹槽，并基于第一凹槽在第一源漏金属上形成第一金属互联结构；和/或，刻蚀第一介质层的第二区域以及第二硬掩膜以形成第二凹槽，并基于第二凹槽在第一栅极金属上形成第二金属互联结构。通过本申请，可以降低半导体结构的制备难度，提高产品良率。

公开(公告)号：CN119364884A

公开(公告)日：2025-01-24

申请号：CN202411372588.3

申请日：2024-09-29

Applicant: 北京大学 ,  北京知识产权运营管理有限公司

Inventor： 吴恒 ,  葛延栋 ,  王润声 ,  黎明 ,  张丽杰 ,  周发龙 ,  黄如

IPC: H10F39/18

Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该半导体结构包括在第一方向上堆叠设置的第一半导体结构和第二半导体结构，第一半导体结构为互补金属氧化物半导体(CMOS)，第二半导体结构为CMOS图像传感器；该方法包括：在衬底上形成有源结构；有源结构包括第一有源结构和第二有源结构；基于第一有源结构，形成第一半导体结构；第一半导体结构包括第一极性的第一晶体管和第二极性的第二晶体管；倒片并减薄衬底，直至暴露第二有源结构；基于第二有源结构，形成第二半导体结构；第二半导体结构包括第一极性的第三晶体管和图像传感器单元；第三晶体管和图像传感器单元在第二方向上并排设置。

公开(公告)号：CN119300346A

公开(公告)日：2025-01-10

申请号：CN202411258204.5

申请日：2024-09-09

Applicant: 北京大学

Inventor： 吴恒 ,  刘煜 ,  王润声 ,  黎明 ,  黄如

IPC: H10B12/00

Abstract: 本申请提供一种存储器的制备方法、存储器、器件及设备，方法包括：在衬底上形成依次堆叠的第一有源结构、半导体结构和第二有源结构，第一有源结构的掺杂浓度与第二有源结构的掺杂浓度相同，半导体结构的掺杂浓度与第一有源结构的掺杂浓度不同；基于第一有源结构，形成第一存储器；对第一存储器进行倒片并去除衬底，以暴露第二有源结构和半导体结构；在BL区域内的半导体结构的两侧沉积金属材料，以形成金属结构，金属结构将半导体结构与相邻的半导体结构连通；基于第二有源结构，形成第二存储器，第一存储器的第一源漏结构和第二存储器的第二源漏结构共用半导体结构和金属结构。本申请可以提高存储器的集成度。