-
公开(公告)号：CN112908386A
公开(公告)日：2021-06-04
申请号：CN202011300099.9
申请日：2020-11-19
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器装置包括第一半导体层、第二半导体层、控制电路和焊盘区域，第一半导体层包括上基板和存储器单元阵列，在上基板中设置有在第一方向上延伸的字线和在第二方向上延伸的位线。存储器单元阵列包括位于上基板上的竖直结构，并且该竖直结构包括存储器块。第二半导体层包括下基板，该下基板包括地址解码器和页缓冲器电路。竖直结构包括其中设置有一个或多个贯穿孔通孔的通孔区域，并且通孔区域在第二方向上间隔开。存储器单元阵列包括与位线中的不同位线对应的垫。至少两个垫根据在第一方向上距焊盘区域的距离包括不同数量的通孔区域。
-
公开(公告)号：CN112864165A
公开(公告)日：2021-05-28
申请号：CN202011200219.8
申请日：2020-10-29
Applicant: 三星电子株式会社
IPC: H01L27/11573 , H01L27/11582 , H01L27/1157
Abstract: 提供了半导体存储器装置和操作方法。一种三维(3D)半导体存储器装置包括：外围逻辑结构，其设置在衬底上并包括多个外围电路；水平半导体层，其设置在外围逻辑结构上；多个堆叠结构，其中模制层和电极焊盘在第一方向上交替堆叠在水平半导体层上；多个电极隔离区域，其在第一方向和第二方向上延伸并且将多个堆叠结构分开，电极隔离区域连接至水平半导体层；以及多个贯通结构，其设置在外围逻辑结构中以在第一方向上穿透堆叠结构，每一个贯通结构的一侧连接至贯通沟道接触件，其中，电极焊盘分别与电极隔离区域中的至少一个电极隔离区域或贯通结构中的至少一个贯通结构形成电容。
-
公开(公告)号：CN112466876A
公开(公告)日：2021-03-09
申请号：CN202010406631.9
申请日：2020-05-14
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11521 , H01L27/11548 , H01L27/1157 , H01L27/11568 , H01L27/11578
Abstract: 公开了一种三维半导体装置，所述三维半导体装置包括穿透堆叠结构并沿与第一基底的顶表面垂直的方向延伸的沟道区、位于堆叠结构上的第一层间介电层以及位于第一层间介电层上的外围电路结构。外围电路结构包括位于第二基底的第一表面上的外围电路元件。外围电路元件电连接到沟道区和栅电极中的至少一个栅电极。第一基底具有与其顶表面平行的第一晶面。第二基底具有与其第一表面平行的第二晶面。第一晶面的原子的布置方向与第二晶面的原子的布置方向交叉。
-
公开(公告)号：CN112435701A
公开(公告)日：2021-03-02
申请号：CN202010788417.4
申请日：2020-08-07
Applicant: 三星电子株式会社
IPC: G11C16/10 , G11C16/24 , G06F12/0882
Abstract: 提供了一种非易失性存储器装置、存储装置和非易失性存储器装置的操作方法。所述非易失性存储器装置的各个存储器块包括柱的第一部分的第一存储器单元和柱的第二部分的第二存储器单元。当在从存储器块选择的存储器块处基于连续地址执行编程操作时，非易失性存储器装置顺序地完成第一存储器单元和第二存储器单元当中不与第一部分和第二部分的边界相邻的非相邻存储器单元的第一编程操作，然后完成与边界相邻的相邻存储器单元的第二编程操作。
-
公开(公告)号：CN111755452A
公开(公告)日：2020-10-09
申请号：CN202010074084.9
申请日：2020-01-22
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11582 , G11C5/06
Abstract: 一种半导体存储器件包括：基板；在基板上方的第一字线，第一字线在第一方向上延伸；在基板上方的第一位线，第一位线在第二方向上延伸；第一存储单元，连接到第一字线和第一位线；第一导电材料，连接到第一字线并且在垂直于第一方向和第二方向的第三方向上从第一字线延伸；第二导电材料，连接到第一位线并且在第一位线上方，第二导电材料在第一方向上延伸；以及第三导电材料，连接到第二导电材料并且在第三方向上从第二导电材料延伸。
-
Patent Agency Ranking
公开(公告)号：CN110556136A
公开(公告)日：2019-12-10
申请号：CN201910348734.1
申请日：2019-04-28
Applicant: 三星电子株式会社
Abstract: 本申请提供了擦除非易失性存储器装置中的数据的方法和执行该方法的非易失性存储器装置。在擦除包括存储器块的非易失性存储器装置中的数据的方法中，针对各个预定循环确定用于存储器块的数据擦除特性是否变差。存储器块中具有多个存储器单元，所述多个存储器单元相对于底部衬底在竖直方向上堆叠。当确定数据擦除特性变差时，通过改变施加至用于选择存储器块作为擦除目标块的选择晶体管的电压的电平来执行数据擦除操作。
-
公开(公告)号：CN110554836A
公开(公告)日：2019-12-10
申请号：CN201910047497.5
申请日：2019-01-18
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器件及其操作方法。该非易失性存储器件包括：由第一串选择线和第一字线限定的第一子块；由不同于第一串选择线的第二串选择线和不同于第一字线的第二字线限定的第二子块；由第一串选择线和第二字线限定的第一空块；由第二串选择线和第一字线限定的第二空块。在第一子块中编程第一数据，在第二子块中编程第二数据，并且不在第一空块和第二空块中编程数据。
-
公开(公告)号：CN109961820A
公开(公告)日：2019-07-02
申请号：CN201811556056.X
申请日：2018-12-19
Applicant: 三星电子株式会社
Abstract: 为了在非易失性存储器装置中编程，存储器块设有在竖直方向上布置的多个子块，其中存储器块包括多个单元串，每个单元串包括串联连接并且在竖直方向上布置的多个存储器单元。多个中间开关晶体管在竖直方向上布置在两个相邻子块之间的边界部分中。在编程操作期间基于编程地址选择性地激活所述多个中间开关晶体管中的每一个。选择性地激活所述多个中间开关晶体管中的每一个包括：基于编程地址选择性地导通选择的单元串中的一个或多个中间开关晶体管。
-
公开(公告)号：CN108399931A
公开(公告)日：2018-08-14
申请号：CN201711282951.2
申请日：2017-12-07
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/08 , G11C16/24
Abstract: 提供了非易失性存储装置。所述非易失性存储装置包括：存储单元阵列，具有多个面；多个页缓冲器，布置为与多个面中的每个面对应；以及控制逻辑电路，被配置为向多个页缓冲器中的每个页缓冲器传输位线设定信号。多个页缓冲器中的每个包括被配置为响应于位线设定信号对感测节点和位线进行预充电的预充电电路以及被配置为响应于位线截止信号执行位线截止操作的截止电路。控制逻辑电路被配置为当位线设定信号的电平根据位线截止信号的梯度而改变时来控制转换时间，其中，位线截止信号从第一电平改变为第二电平。
-
公开(公告)号：CN112582006B
公开(公告)日：2025-05-09
申请号：CN202010574057.8
申请日：2020-06-22
Applicant: 三星电子株式会社
IPC: G11C16/08 , G06F12/0882
Abstract: 提供了一种非易失性存储器装置，所述非易失性存储器装置包括第一半导体层、第二半导体层和控制电路。存储器单元阵列包括在第一上基底上的第一垂直结构和在第二上基底上的第二垂直结构，第一垂直结构包括第一子块，第二垂直结构包括第二子块。第二半导体层包括包含地址解码器和页缓冲器电路的下基底。第一垂直结构包括设置有一个或多个通孔的第一过孔区域，通孔穿过第一垂直结构。第一子块被布置在第一过孔区域之间，第二子块被布置在第二过孔区域之间。控制电路基于存储器块是否靠近第一过孔区域将存储器块分组为多个组，并且执行地址重映射。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.05 seconds)
