-
公开(公告)号：CN109961820B
公开(公告)日：2024-09-17
申请号：CN201811556056.X
申请日：2018-12-19
Applicant: 三星电子株式会社
Abstract: 为了在非易失性存储器装置中编程，存储器块设有在竖直方向上布置的多个子块，其中存储器块包括多个单元串，每个单元串包括串联连接并且在竖直方向上布置的多个存储器单元。多个中间开关晶体管在竖直方向上布置在两个相邻子块之间的边界部分中。在编程操作期间基于编程地址选择性地激活所述多个中间开关晶体管中的每一个。选择性地激活所述多个中间开关晶体管中的每一个包括：基于编程地址选择性地导通选择的单元串中的一个或多个中间开关晶体管。
-
-
公开(公告)号：CN108231103A
公开(公告)日：2018-06-29
申请号：CN201710674849.0
申请日：2017-08-09
Applicant: 三星电子株式会社
CPC classification number: G11C7/227 , G11C7/12 , G11C7/14 , G11C7/18 , G11C7/22 , G11C7/225 , G11C8/14 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/32 , G11C29/02
Abstract: 提供了具有虚设单元的非易失性存储器装置及控制其的方法。非易失性存储器装置包括单元串、地选择晶体管和至少一个虚设单元。单元串包括至少一个存储器单元。所述至少一个虚设单元设置在至少一个存储器单元与地选择晶体管之间并连接到位线。控制器运行虚设单元控制逻辑，虚设单元控制逻辑被配置为在预充电周期的至少一部分中将至少一个虚设单元的栅极电压控制为低于至少一个虚设单元的阈值电压。
-
公开(公告)号：CN115707253A
公开(公告)日：2023-02-17
申请号：CN202210910073.9
申请日：2022-07-29
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：存储器单元阵列，其包括多个存储器块，所述多个存储器块中的每一个包括选择晶体管和存储器单元；通过晶体管，其被配置为向连接到所选存储器块的选择线提供选择信号；以及接地晶体管，其被配置为向连接到未选存储器块的选择线供应第一电压。接地晶体管包括至少一个公共栅极结构、至少一个公共有源区域和个体有源区域，并且公共栅极结构和公共有源区域中的每一个由接地晶体管当中的两个或更多个接地晶体管共享。公共栅极结构在公共有源区域和个体有源区域之间，并且包括在第一方向上延伸的第一区域和在与第一方向交叉的第二方向上延伸的第二区域。
-
公开(公告)号：CN107393590B
公开(公告)日：2022-08-30
申请号：CN201710218129.3
申请日：2017-04-05
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: G11C16/08
Abstract: 一种包括排列在多个单元串中的多个存储单元的非易失性存储设备的编程方法包括：顺序地在第一间隔期间将第一通过电压施加到连接到多个存储单元的字线的未选择的字线并在第二间隔期间将高于第一通过电压的第二通过电压施加到未选择的字线；以及在第一间隔中将编程电压施加到连接到多个存储单元的字线的选择的字线之后，将低于编程电压的放电电压施加到选择的字线，以及在第二间隔期间将编程电压施加到选择的字线。
-
Patent Agency Ranking
公开(公告)号：CN109961820A
公开(公告)日：2019-07-02
申请号：CN201811556056.X
申请日：2018-12-19
Applicant: 三星电子株式会社
Abstract: 为了在非易失性存储器装置中编程，存储器块设有在竖直方向上布置的多个子块，其中存储器块包括多个单元串，每个单元串包括串联连接并且在竖直方向上布置的多个存储器单元。多个中间开关晶体管在竖直方向上布置在两个相邻子块之间的边界部分中。在编程操作期间基于编程地址选择性地激活所述多个中间开关晶体管中的每一个。选择性地激活所述多个中间开关晶体管中的每一个包括：基于编程地址选择性地导通选择的单元串中的一个或多个中间开关晶体管。
-
公开(公告)号：CN108399931A
公开(公告)日：2018-08-14
申请号：CN201711282951.2
申请日：2017-12-07
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/08 , G11C16/24
Abstract: 提供了非易失性存储装置。所述非易失性存储装置包括：存储单元阵列，具有多个面；多个页缓冲器，布置为与多个面中的每个面对应；以及控制逻辑电路，被配置为向多个页缓冲器中的每个页缓冲器传输位线设定信号。多个页缓冲器中的每个包括被配置为响应于位线设定信号对感测节点和位线进行预充电的预充电电路以及被配置为响应于位线截止信号执行位线截止操作的截止电路。控制逻辑电路被配置为当位线设定信号的电平根据位线截止信号的梯度而改变时来控制转换时间，其中，位线截止信号从第一电平改变为第二电平。
-
公开(公告)号：CN115483217A
公开(公告)日：2022-12-16
申请号：CN202210629921.9
申请日：2022-06-06
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种竖直存储器件可以包括第一导线结构和地址解码器。第一导线结构可以在衬底上。第一导线结构可以包括在与衬底的表面垂直的方向上交替并重复堆叠的导线和绝缘层。地址解码器可以连接到第一导线结构中包括的导线中的每一条导线的第一端。地址解码器可以将电信号施加到导线。在导线中的每一条导线中，与第一端相邻的第一部分和与第二端相邻的第二部分可以具有不同的形状。第一部分中的第一电阻可以低于第二部分中的第二电阻。可以减小导线的RC延迟。
-
公开(公告)号：CN108231103B
公开(公告)日：2022-05-17
申请号：CN201710674849.0
申请日：2017-08-09
Applicant: 三星电子株式会社
Abstract: 提供了具有虚设单元的非易失性存储器装置及控制其的方法。非易失性存储器装置包括单元串、地选择晶体管和至少一个虚设单元。单元串包括至少一个存储器单元。所述至少一个虚设单元设置在至少一个存储器单元与地选择晶体管之间并连接到位线。控制器运行虚设单元控制逻辑，虚设单元控制逻辑被配置为在预充电周期的至少一部分中将至少一个虚设单元的栅极电压控制为低于至少一个虚设单元的阈值电压。
-
公开(公告)号：CN114361178A
公开(公告)日：2022-04-15
申请号：CN202111199611.X
申请日：2021-10-14
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11573
Abstract: 具有外围上单元(COP)结构的非易失性存储器装置包括第一子存储器平面和在行方向上与第一子存储器平面相邻设置的第二子存储器平面。第一竖直接触区域设置在第一子存储器平面的单元区域中，第二竖直接触区域设置在第二子存储器平面的单元区域中。第一开销区域设置在第一子存储器平面的单元区域中，并且在行方向上与第二竖直接触区域相邻，第二开销区域设置在第二子存储器平面的单元区域中，并且在行方向上与第一竖直接触区域相邻。单元沟道结构设置在单元区域的主区域中。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.03 seconds)
