公开(公告)号：CN102420249B

公开(公告)日：2014-08-27

申请号：CN201110277860.6

申请日：2011-09-19

Applicant: 株式会社东芝

Inventor： 大田浩史 ,  角保人 ,  木村淑 ,  铃木纯二 ,  入船裕行 ,  斋藤涉 ,  小野升太郎

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/78 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0638 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42356 ,  H01L29/42372 ,  H01L29/7811 ,  H01L29/7813

Abstract: 一种功率半导体装置，在第一导电型的第一半导体层(1)的第一表面上，相邻接地包括第一柱区域(6)、第二柱区域(10)、及第一导电型的外延层(3)。第一柱区域(6)具有交替配置的多个第二导电型的第一柱层(4)及多个第一导电型的第二柱层(5)，多个第二导电型的第一基极层(11)相隔开地连接在多个第一柱层(4)的各个之上。第二柱区域(10)相邻接地具有第二导电型的第三柱层(7)、第一导电型的第四柱层(8)、及第二导电型的第五柱层(9)。多个第二导电型的第二基极层(12)相隔开地连接在第三柱层及第五柱层的各个之上。多个源极层选择性地形成在多个第一基极层各自的表面。

公开(公告)号：CN103681858A

公开(公告)日：2014-03-26

申请号：CN201310376099.0

申请日：2013-08-26

Applicant: 株式会社东芝

Inventor： 齐藤泰伸 ,  藤本英俊 ,  大野哲也 ,  吉冈启 ,  斋藤涉 ,  仲敏行

IPC: H01L29/78 ,  H01L29/40

CPC classification number: H01L29/2003 ,  H01L21/743 ,  H01L23/3178 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L29/0657 ,  H01L29/4175 ,  H01L29/7786 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05553 ,  H01L2224/05568 ,  H01L2224/0603 ,  H01L2224/13023 ,  H01L2224/13024 ,  H01L2224/1403 ,  H01L2224/1411 ,  H01L2224/14155 ,  H01L2224/16225 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/00 ,  H01L2224/03 ,  H01L2224/13099

Abstract: 实施方式涉及的半导体装置具备：基板、第1半导体区域、第2半导体区域、第1电极、第2电极、控制电极、以及导通部。上述基板包含导电性区域。上述第1半导体区域包含设置于上述基板的第1面侧的AlxGa1－xN（0≤X≤1）。上述第2半导体区域包含设置于上述第1半导体区域的与上述基板相反一侧的AlYGa1－YN（0≤Y≤1，X≤Y）。上述第1电极设置于上述第2半导体区域的与上述第1半导体区域相反一侧，与上述第2半导体区域欧姆连接。上述控制电极与上述第1电极离开地设置。上述导电部电连接上述第1电极与上述导电性区域。

公开(公告)号：CN102194858B

公开(公告)日：2013-11-20

申请号：CN201110050910.7

申请日：2011-03-03

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  小野升太郎 ,  薮崎宗久 ,  谷内俊治 ,  渡边美穗

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L27/07 ,  H01L29/72

Abstract: 本实施方式的半导体装置包括：第一导电型的第一半导体区域；第一导电型的第二半导体区域，形成在所述第一半导体区域的一主面上；第一主电极，形成在所述第一半导体区域的成为所述一主面相反侧的另一主面侧；第二导电型的第三半导体区域，选择性地形成在所述第二半导体区域的成为所述第一半导体区域相反侧的主面；第二主电极，以与所述第三半导体区域接合的方式形成；及第二导电型的多个埋入半导体区域，设置在所述第二半导体区域中成为在所述第一主电极与所述第二主电极之间形成着主电流路径的元件区域的外侧的终端区域。所述埋入半导体区域从所述元件区域越向外侧而离所述第二半导体区域的形成着所述第三半导体区域的主面越远。

公开(公告)号：CN103022088A

公开(公告)日：2013-04-03

申请号：CN201210163951.1

申请日：2012-05-24

Applicant: 株式会社东芝

Inventor： 松田志津江 ,  佐藤慎吾 ,  斋藤涉

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种具有沟道结构体的半导体装置及其制造方法。根据一个实施方式，半导体装置设置有沟道结构体和第2半导体层。沟道结构体在具有器件部和器件终端部的第1导电型的第1半导体层的、器件终端部表面设置有槽，埋设绝缘膜以覆盖槽。第2半导体层具有第2导电型，设置在第1半导体层表面，与槽的至少器件部侧相接，深度比槽浅。绝缘物与器件的表面保护膜是相同的材质。

公开(公告)号：CN102623499A

公开(公告)日：2012-08-01

申请号：CN201210017576.X

申请日：2012-01-19

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  小野升太郎 ,  仲敏行 ,  谷内俊治 ,  渡边美穗 ,  山下浩明

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0865 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/42356 ,  H01L29/42368 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/7395

Abstract: 实施方式的半导体元件具备：第1导电型的第1半导体层、第1导电型的第2半导体层、第2导电型的第3半导体层、第1导电型的第4半导体层、第1控制电极、引出电极、第2控制电极、第3控制电极。上述第1控制电极与上述第2半导体层、上述第3半导体层以及上述第4半导体层隔着第1绝缘膜对置。上述引出电极与上述第1控制电极电连接，设置在上述第2半导体层之上。上述第2控制电极以及上述第3控制电极与上述引出电极电连接，在上述引出电极下隔着第2绝缘膜与上述第2半导体层对置。在上述引出电极下的上述第2半导体层的表面没有设置上述第3半导体层。上述第2控制电极的电阻比上述第3控制电极的电阻高。

公开(公告)号：CN102623493A

公开(公告)日：2012-08-01

申请号：CN201110249455.3

申请日：2011-08-26

Applicant: 株式会社东芝

Inventor： 斋藤涉

IPC: H01L29/772 ,  H01L29/06

CPC classification number: H01L29/808 ,  H01L29/0623 ,  H01L29/1075 ,  H01L29/1087 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/4175 ,  H01L29/7787

Abstract: 根据实施方式，半导体元件具备：半绝缘性基板，在表面选择性地设有第1第一导电型层；第1半导体层，设置在上述半绝缘性基板以及上述第1第一导电型层之上，包含无掺杂AlXGa1-XN(0≤X＜1)；以及第2半导体层，设置在上述第1半导体层上，包含无掺杂或第二导电型的AlYGa1-YN(0＜Y≤1，X＜Y)。该半导体元件具备：第1主电极，与上述第2半导体层连接；第2主电极，与上述第2半导体层连接；以及控制电极，设置在上述第1主电极与上述第2主电极之间的上述第2半导体层之上。上述第1第一导电型层设置在上述控制电极之下。

公开(公告)号：CN102412273A

公开(公告)日：2012-04-11

申请号：CN201110066867.3

申请日：2011-03-18

Applicant: 株式会社东芝

Inventor： 小野升太郎 ,  斋藤涉 ,  谷内俊治 ,  渡边美穗 ,  山下浩明

IPC: H01L29/423 ,  H01L21/28 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/84 ,  H01L29/0619 ,  H01L29/402 ,  H01L29/42372 ,  H01L29/66712 ,  H01L2224/40245 ,  H01L2224/40479 ,  H01L2224/40499 ,  H01L2224/4103 ,  H01L2224/84203 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2224/37099

Abstract: 本发明提供半导体装置，具有：第一主电极，与第一导电型的第一半导体区域及在上述第一半导体区域的表面选择性地设置的第二导电型的第二半导体区域电连接；控制电极，与上述第一半导体区域之间隔着第一绝缘膜地设置；以及引出电极，与上述控制电极电连接。还具有：第二绝缘膜，设在上述第一主电极及上述引出电极的上方；以及多个接触电极，设置在形成于上述第二绝缘膜的多个第一接触孔的内部，与上述引出电极电连接。通过上述第二绝缘膜与上述第一主电极电绝缘的控制端子，覆盖上述引出电极、以及上述第一主电极中的设置在上述第一半导体区域上方、上述第二半导体区域上方、上述控制电极上方的部分，与上述多个接触电极电连接。

公开(公告)号：CN102237402A

公开(公告)日：2011-11-09

申请号：CN201110109142.8

申请日：2011-03-18

Applicant: 株式会社东芝

Inventor： 吉冈启 ,  斋藤涉 ,  齐藤泰伸 ,  藤本英俊 ,  大野哲也

IPC: H01L29/778 ,  H01L29/06

CPC classification number: H01L29/7783 ,  H01L21/28264 ,  H01L21/743 ,  H01L29/0847 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/7787 ,  H01L29/78

Abstract: 本发明的氮化物半导体元件具备：第一半导体层，其设置在基板上且含有第一导电型的氮化物半导体；第二半导体层，其设置在所述第一半导体层上、且含有具有与所述第一半导体层的表面载流子浓度相同量的表面载流子浓度的第二导电型的氮化物半导体。在所述第二半导体层上设置第三半导体层，其含有比所述第二半导体层的带隙宽度更宽的氮化物半导体。所述氮化物半导体元件进一步具备第一主电极，其与所述第二半导体层电连接；第二主电极，其与所述第一主电极隔开地设置、且与所述第二半导体层电连接；以及具备控制电极，其在所述第一主电极和所述第二主电极之间、隔着绝缘膜设置在贯通所述第三半导体层和所述第二半导体层而到达所述第一半导体层的第一沟槽的内部。

公开(公告)号：CN101071822A

公开(公告)日：2007-11-14

申请号：CN200710101016.1

申请日：2003-09-25

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  大村一郎 ,  木下浩三

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0696

Abstract: 本发明公开了一种功率半导体元件，包括：横方向上周期性地形成第1导电型的第1半导体层和第2导电型的第2半导体层的半导体层；以及包含该周期性地形成的半导体层而构成的功率半导体单元；所述第1半导体层的纵方向的杂质量分布和所述第2半导体层的纵方向的杂质量分布有所不同。另外，在述功率半导体单元的主面侧，所述第2半导体层的所述主面侧的面积大于与所述主面相反一面侧的面积，而且，从所述主面侧向与所述主面相反一面侧的纵方向上的杂质浓度的分布是固定的；所述第1半导体层的所述纵方向上的杂质浓度的分布是固定的。

公开(公告)号：CN1453881A

公开(公告)日：2003-11-05

申请号：CN03130616.0

申请日：2003-04-28

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  大村一郎 ,  相田聪

IPC: H01L29/78 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/7813

Abstract: 本发明提供一种高速、并且不使用外部电路就能够抑制开关噪音的绝缘栅型半导体装置。包括例如选择性地形成在n－漂移层(11)的表面的多个P基极层(12)，分别形成在各P基极层(12)的表面的n+源极层(13)，形成在n－漂移层(11)的背面侧的n+漏极层(15)，与该n+漏极层(15)连接的漏极(21)，与P基极层(12)及n+源极层(13)连接的多个源电极(22)，通过栅极绝缘膜(23)形成在源电极(22)之间的栅极电极(24)，选择性地设置在该栅极电极(24)下面的n－漂移层(11)的表面、与P基极层(12)的－个连接并具有比P基极层(12)低的不纯物浓度的p层(14)构成。