-
公开(公告)号：CN106297863B
公开(公告)日：2020-07-28
申请号：CN201610644142.0
申请日：2016-08-09
Applicant: 复旦大学
Abstract: 本发明属于信息安全技术领域，具体为一种可双重预充电的PUF存储器及其密码生成方法。本发明PUF存储器包括：非挥发存储阵列，用于产生行选信号和列扫描信号的地址产生模块，地址译码模块，用于产生基准电流的基准电流模块，用于Vref调整的Vref调整模块，预充电电平包括“0”和“1”的双重预充电比较模块，用于暂时存储比较结果的存储器模块，以及密码生成模块。本发明还提出比较过程中针对识别不确定单元的读操作流程。本发明针对非挥发‑PUF密码生成过程中，电阻差异过小导致的比较器无法识别的现象，利用双重预充电机制确定不确定态的位置信息，并由此生成密码，无需大量循环，无需额外的NVM存储不确定位置，无需在制造阶段进行额外的不确定态筛选工作。
-
公开(公告)号：CN106295414B
公开(公告)日：2020-05-12
申请号：CN201610644148.8
申请日：2016-08-09
Applicant: 复旦大学
Abstract: 本发明属于电阻式随机存储器外围设计领域，具体为一种带分区写保护和保护位置乱处理的非挥发存储器及其写操作方法。本发明非挥发存储器总体电路包括两部分功能不同的阻变式存储阵列、以及两部分功能对应的外围写保护电路。阻变式存储阵列包括一部分用于存储如密钥、认证标签等安全信息相关的数据，另一部分用于存储在进行写操作时需要得到确认的受保护数据。本发明可以提供安全信息相关的数据单独存储以防止任何修改或者受保护信息被无意修改或外界恶意篡改。
-
公开(公告)号：CN109495272A
公开(公告)日：2019-03-19
申请号：CN201811289819.9
申请日：2018-10-31
Applicant: 复旦大学
CPC classification number: H04L9/3278 , G06F21/72 , H04L2209/12
Abstract: 本发明属于信息安全技术领域，具体为一种基于忆阻器的强物理不克隆函数（PUF）电路。本发明的PUF电路包括：非挥发存储阵列和2T2R基本单元，用于产生行选信号和列选信号的行地址生成模块、列地址生成模块、比较地址生成模块，负责地址译码的PUF列选择器、PUF行译码器、比较电流列选择模块，用于产生读、写、比较信号的读、置位模块和比较、复位模块，以及用于读出电路的读电路模块，用于暂时储存结果的Mbit寄存器&计数器模块，和提高抗建模攻击的多重异或模块。本发明还提出了一套提高忆阻器强PUF面积利用率和随机性的操作流程。本发明提出的忆阻器强PUF电路拥有面积利用率高，可配置和重复利用的特征，具有优异的随机性和抗建模攻击能力。
-
公开(公告)号：CN106295414A
公开(公告)日：2017-01-04
申请号：CN201610644148.8
申请日：2016-08-09
Applicant: 复旦大学
Abstract: 本发明属于电阻式随机存储器外围设计领域，具体为一种带分区写保护和保护位置乱处理的非挥发存储器及其写操作方法。本发明非挥发存储器总体电路包括两部分功能不同的阻变式存储阵列、以及两部分功能对应的外围写保护电路。阻变式存储阵列包括一部分用于存储如密钥、认证标签等安全信息相关的数据，另一部分用于存储在进行写操作时需要得到确认的受保护数据。本发明可以提供安全信息相关的数据单独存储以防止任何修改或者受保护信息被无意修改或外界恶意篡改。
-
公开(公告)号：CN106231214A
公开(公告)日：2016-12-14
申请号：CN201610655090.7
申请日：2016-08-11
Applicant: 复旦大学
IPC: H04N5/374 , H04N19/176
Abstract: 本发明属于CMOS传感器技术领域，具体为一种基于可调宏块的高速CMOS传感器图像近似无损压缩方法。本发明方法包括：取高速CMOS传感器产生的N帧连续图像作为一组处理对象，并将第一帧作为参考帧；对每一帧图像采用自适应分块，以宏块为单位，在与参考帧作差后进行数据编码；对与参考帧近似相同的宏块，采用很短的标识码代替常规的无损编码；对其他与参考帧不相同的宏块，在差分编码后采用普通的无损压缩编码进行无损压缩。本发明方法能够保证数据压缩后有用信息不丢失；减小算法复杂度，提高算法执行速度；最大化压缩比，降低存储成本。
-
Patent Agency Ranking
公开(公告)号：CN103021450B
公开(公告)日：2016-03-30
申请号：CN201110285030.8
申请日：2011-09-22
Applicant: 复旦大学
IPC: G11C11/402
Abstract: 本发明属于存储器技术领域，尤其涉及一种紧凑式电荷转移刷新电路及其操作方法。本发明的紧凑式电荷转移刷新电路，包括大小为M*N的阵列，按列方向分成t个M×(N/t)子阵列，每个子阵列编号1～n，每个子阵列的灵敏放大器的虚电源端VHn相连，而子阵列间的虚电源端VHn通过电荷转移开关Tn相连，M、N、n、t为自然数，每个子阵列的所有灵敏放大器虚电源端相连，记作VHn，而子阵列间的虚电源端VHn通过电荷转移开关Tn相连。本发明既节省了刷新功耗，又显著降低了刷新时间，且控制电路简单，无需额外的面积开销。
-
公开(公告)号：CN102682827B
公开(公告)日：2015-03-04
申请号：CN201110060556.6
申请日：2011-03-14
Applicant: 复旦大学
IPC: G11C7/06 , G11C11/4063
Abstract: 本发明属于DRAM技术领域，具体为一种DRAM的读出放大器的控制电路及包括其的DRAM。本发明的读出放大器的控制电路包括控制信号生成电路，与所述DRAM（动态随机存取存储器）的存储单元相应的冗余单元，以及冗余字线驱动模块；其中，所述冗余单元的位线延迟与所述存储单元的位线延迟相匹配。本发明的DRAM包括存储阵列、所述存储阵列中的存储单元的读通路；所述存储阵列中还包括冗余单元，所述DRAM还包括所述读出放大器的控制电路。该DRAM的读操作速度大为提高。
-
公开(公告)号：CN101872647B
公开(公告)日：2014-01-08
申请号：CN200910050101.9
申请日：2009-04-27
Applicant: 复旦大学
IPC: G11C17/14
Abstract: 本发明属存储器技术领域，涉及一种一次编程电阻随机存储单元、阵列、存储器及其操作方法。本发明提供的一次编程电阻随机存储单元使用二元或者二元以上的多元金属氧化物作并具有2T2R的结构特点，通过第一个存储电阻和第二个存储电阻的状态组合差异来代表存储状态“1”和“0”。该发明的一次编程电阻随机存储单元、阵列、存储器不容易受工艺偏差的影响，并具有读取速度快、读写容限高、不挥发的特点。
-
公开(公告)号：CN101452740B
公开(公告)日：2013-11-06
申请号：CN200810207839.7
申请日：2008-12-26
Applicant: 复旦大学
IPC: G11C8/10
Abstract: 一种能同时选中多条位线的列译码器，具体针对传统译码器每次只能在一个存储阵列中选中一个存储单元的弱点，提出一种新型的可以同时选中多条位线的列译码器。它包括可以恒定输出使欲选中地址线选中的有效选中电平的电平转换器。在此列译码器的基础上，可以成功实现同时选中多条位线，对多条位线上的多个存储单元进行写或者激活(Forming)等操作，可以大大提高工作的效率，尤其适应于对电阻存储器的激活操作过程。
-
公开(公告)号：CN103035283A
公开(公告)日：2013-04-10
申请号：CN201110295340.8
申请日：2011-09-29
Applicant: 复旦大学
IPC: G11C11/4063
Abstract: 一种多级温度控制自刷新存储设备，包括振荡器(101)、分频器(102)以及DRAM阵列，该设备还包括扩展模式寄存器设置(EMRS)模块(500)、选择电路(300)、多个衬底电压稳定模块(201、202、……20n)，分频器(102)将输入频率frq分频成多个输出频率Refrq1，Refreq2，…Refrqn，衬底电压稳定模块(201、202、……20n)产生DRAM保持期间的衬底电压VBB1、VBB2、……VBBn，扩展模式寄存器设置(EMRS)模块(500)通过写入编码信号Code，即外部设置码，生成选择信号Refsel，提供给选择电路(300)，选择电路模块300在扩展模式寄存器设置(EMRS)模块(500)的设置控制下从(VBB1，Refrq1)、(VBB2，Refrq2)、……(VBBn，Refrqn)中选择一组输出到DRAM阵列的刷新频率Refrq和晶体管衬底电压VBB上。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.022 seconds)
