公开(公告)号：CN106252232B

公开(公告)日：2020-01-10

申请号：CN201610090342.6

申请日：2016-02-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家忠 ,  黄崎峰 ,  梁其翔 ,  蔡辅桓 ,  谢协宏 ,  叶子祯 ,  蔡汉旻 ,  朱虹霖

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

Abstract: 本发明的实施例提供一种用于制造半导体器件的方法，包括在衬底上方形成在第一方向上延伸的一个或多个鳍部。一个或多个鳍部包括沿着第一方向的第一区域和位于第一区域两侧沿着第一方向的第二区域。将掺杂剂注入鳍部的第一区域，但是未注入第二区域。栅极结构位于第一区域上方，并且在鳍部的第二区域上形成源极/漏极。本发明还提供了一种半导体器件及其包括该半导体器件的Gilbert单元混频器。

公开(公告)号：CN105280718B

公开(公告)日：2019-08-16

申请号：CN201510381482.4

申请日：2015-07-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家忠 ,  黄崎峰 ,  梁其翔

IPC: H01L29/808 ,  H01L29/06 ,  H01L21/337

Abstract: 一种结型栅场效应晶体管(JFET)包括：衬底；源极区，形成在衬底中；漏极区，形成在衬底中；沟道区，形成在衬底中；以及至少一个栅极区，形成在衬底中。沟道区将源极区与漏极区连接。至少一个栅极区在界面处接触源极区和漏极区中的一个，并且至少一个栅极区与源极区和漏极区中的另一个隔离。介电层覆盖界面，同时暴露源极区和漏极区中的一个的一部分以及栅极区的一部分。本发明还提供了半导体器件及其制造方法。

公开(公告)号：CN106356363B

公开(公告)日：2019-02-12

申请号：CN201610008393.X

申请日：2016-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周硕君 ,  黄崎峰 ,  陈家忠 ,  梁其翔

IPC: H01L23/64

Abstract: 本发明实施例提供了半导体器件。半导体器件包括密封环和吸声电路。在密封环和接地垫之间电连接吸声电路。吸声电路包括至少一个电容器和至少一个电感器以形成第一吸声路径、第二吸声路径和第三吸声路径。本发明实施例涉及半导体器件和半导体系统。

公开(公告)号：CN107425066A

公开(公告)日：2017-12-01

申请号：CN201710299984.1

申请日：2017-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡铺桓 ,  蔡汉旻 ,  陈家忠 ,  黄崎峰 ,  梁其翔

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明的实施例公开了一种具有低阈值电压的FinFET变容器及其制造方法。本发明公开的方法包括提供位于衬底上方且具有沟道区、源极区和漏极区的半导体层。该方法包括在半导体层中形成阱以具有第一掺杂剂、以及将第二掺杂剂注入到阱中。第一掺杂剂和第二掺杂剂为相反的掺杂类型。阱的第一部分具有的第二掺杂剂的浓度高于第一掺杂剂的浓度。阱的位于第一部分下面的第二部分具有的第一掺杂剂的浓度高于第二掺杂剂的浓度。该方法还包括在沟道区上方形成栅极堆叠件、以及在源极区和漏极区中形成源极部件和漏极部件。阱的第一部分电连接源极部件和漏极部件。

公开(公告)号：CN104051529A

公开(公告)日：2014-09-17

申请号：CN201310303834.5

申请日：2013-07-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家忠 ,  黄崎峰 ,  傅淑芳 ,  叶子祯 ,  周淳朴

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/41775 ,  H01L21/761 ,  H01L21/7624 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明公开了一种器件，包括具有第一导电类型的半导体衬底，以及所述半导体衬底中的深阱区，其中深阱区具有与所述第一导电类型相反的第二导电类型。该器件还包括位于深阱区上方的具有第一导电类型的阱区。半导体衬底具有位于阱区上方的顶部以及位于深阱区下方的底部，其中所述顶部和所述底部具有第一导电类型并且具有高阻抗。栅极电介质位于半导体衬底之上。栅电极位于栅极电介质上方。源极区和漏极区延伸至半导体衬底的顶部中。源极区、漏极区、栅极电介质以及栅电极形成射频（RF）开关。本发明还公开了高阻抗衬底上的RF开关。

公开(公告)号：CN102386229B

公开(公告)日：2013-11-20

申请号：CN201110049415.4

申请日：2011-02-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家忠 ,  周淳朴 ,  袁锋 ,  刘莎莉

IPC: H01L29/78 ,  H01L29/73 ,  H01L21/336 ,  H01L21/331

CPC classification number: H01L27/1211 ,  H01L29/66265 ,  H01L29/7317 ,  H01L29/785

Abstract: 本发明一实施例提供一种集成电路元件与双极结晶体管。集成电路元件包括：一半导体基板；一鳍状结构，配置于半导体基板上，鳍状结构具有一集极部、一射极部与一基极部，基极部位于集极部与射极部之间，其中：集极部为一第一掺杂区，第一掺杂区包括一第一型掺杂物；射极部为一第二掺杂区，第二掺杂区包括第一型掺杂物；以及基极部为一第三掺杂区，第三掺杂区包括一与第一型掺杂物相反的第二型掺杂物；以及一栅极结构，配置于鳍状结构的基极部上。本发明实施例能够提高集成电路元件的电流增益，并且特别适合用于系统整合芯片技术。

公开(公告)号：CN102468346A

公开(公告)日：2012-05-23

申请号：CN201110089947.0

申请日：2011-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家忠 ,  黄崎峰 ,  卢泽华 ,  刘莎莉

IPC: H01L29/92

CPC classification number: H01L23/5223 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种半导体元件，包含：一第一MOM电容器；一第二MOM电容器直接位于第一MOM电容器上方且垂直重叠在第一MOM电容器上，其中第一与第二MOM电容器均包含多个平行电容器手指；一第一与一第二端点电性耦合至第一MOM电容器；以及一第三与一第四端点电性耦合至第二MOM电容器。第一、第二、第三与第四端点设置于各自的晶圆的表面。藉此本发明的半导体元件可测量出特定金属层所造成的工艺变化，且可有效缩减MOM电容器设计工具所占据的晶片面积。

公开(公告)号：CN102386229A

公开(公告)日：2012-03-21

申请号：CN201110049415.4

申请日：2011-02-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家忠 ,  周淳朴 ,  袁锋 ,  刘莎莉

IPC: H01L29/78 ,  H01L29/73 ,  H01L21/336 ,  H01L21/331

CPC classification number: H01L27/1211 ,  H01L29/66265 ,  H01L29/7317 ,  H01L29/785

Abstract: 本发明一实施例提供一种集成电路元件与双极结晶体管。集成电路元件包括：一半导体基板；一鳍状结构，配置于半导体基板上，鳍状结构具有一集极部、一射极部与一基极部，基极部位于集极部与射极部之间，其中：集极部为一第一掺杂区，第一掺杂区包括一第一型掺杂物；射极部为一第二掺杂区，第二掺杂区包括第一型掺杂物；以及基极部为一第三掺杂区，第三掺杂区包括一与第一型掺杂物相反的第二型掺杂物；以及一栅极结构，配置于鳍状结构的基极部上。本发明实施例能够提高集成电路元件的电流增益，并且特别适合用于系统整合芯片技术。

公开(公告)号：CN218182217U

公开(公告)日：2022-12-30

申请号：CN202221641759.4

申请日：2022-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家忠 ,  周文昇 ,  彭永州 ,  刘雅芸

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L29/78

Abstract: 一种半导体器件包括第一半导体阱。该半导体器件包括设置在第一半导体阱上方并沿第一横向方向延伸的通道结构。该半导体器件包括沿第二横向方向延伸并跨越通道结构的栅极结构。该半导体器件包括设置在通道结构的第一侧上的第一外延结构。半导体器件包括设置在通道结构的第二侧上的第二外延结构，第一侧和第二侧在第一横向方向上彼此相对。第一外延结构通过第一半导体阱中的第二半导体阱与第一半导体阱电耦合，且第二外延结构通过介电层与第一半导体阱电隔离。