公开(公告)号：CN113380851A

公开(公告)日：2021-09-10

申请号：CN202110594773.7

申请日：2021-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 尹煜峰 ,  彭泰彦 ,  张安胜 ,  蔡瀚霆 ,  傅强 ,  林仲德

IPC: H01L27/22 ,  H01L43/08 ,  H01L43/12

Abstract: 在衬底上方形成磁性隧道结(MTJ)存储器单元和金属蚀刻掩模部分。在金属蚀刻掩模部分上方沉积至少一个介电蚀刻停止层，并且在至少一个介电蚀刻停止层上方沉积通孔级介电层。可以穿过通孔级介电层蚀刻通孔腔，并且至少一个介电蚀刻停止层的顶面物理暴露。可以通过去除至少一个介电蚀刻停止层和金属蚀刻掩模部分的部分来垂直延伸通孔腔。直接在顶部电极的位于通孔腔中的顶面上形成接触通孔结构，以提供至顶部电极的低电阻接触件。本申请的实施例还涉及MTJ存储器器件及其形成方法和形成存储器器件的方法。

公开(公告)号：CN111261660A

公开(公告)日：2020-06-09

申请号：CN201911205480.4

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈柏志 ,  刘光益 ,  刘中伟 ,  梁晋魁 ,  邱意为 ,  林进兴 ,  许立德 ,  蔡瀚霆 ,  吴正一 ,  林世和

IPC: H01L27/22 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

Abstract: 本发明提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。

公开(公告)号：CN109786320A

公开(公告)日：2019-05-21

申请号：CN201811360493.4

申请日：2018-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 温伟志 ,  林仲德 ,  蔡瀚霆

IPC: H01L21/768 ,  H01L21/336

Abstract: 一种制造半导体装置的方法包括形成具有源极区及漏极区的晶体管。在源极区/漏极区上形成以下各者：第一通孔；第一金属层，在所述第一通孔上沿着第一方向延伸；第二通孔，在所述第一金属层上与所述第一通孔交叠；以及第二金属层，在所述第二通孔上沿着与所述第一方向不同的第二方向延伸；且在漏极区/源极区上形成以下各者：第三通孔；第三金属层，位于所述第三通孔上；第四通孔，在所述第三金属层之上与所述第三通孔交叠；以及受控装置，在所述第三金属层上处于与所述第二金属层相同的高度层级。

公开(公告)号：CN103066124B

公开(公告)日：2015-08-05

申请号：CN201210110303.X

申请日：2012-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕伟元 ,  黄立平 ,  蔡瀚霆 ,  王维敬 ,  李明轩 ,  杨学人 ,  陈冠仲

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L21/26506 ,  H01L21/2658 ,  H01L21/26593 ,  H01L21/324 ,  H01L29/41783 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/7847 ,  H01L29/7848 ,  H01L29/78654

Abstract: 公开了具有多个错位结构的半导体器件及其制造方法。示例性半导体器件包括：栅极结构，覆盖半导体衬底的顶面；以及第一栅极隔离件，设置在栅极结构的侧壁上并覆盖衬底的顶面。半导体器件还包括结晶半导体材料，其覆盖半导体衬底的表面并与第一栅极隔离件的侧壁相邻。半导体器件还包括第二栅极隔离件，其设置在第一栅极隔离件的侧壁上并覆盖结晶半导体材料。半导体器件还包括：第一应力器件区域，设置在半导体衬底中；以及第二应力器件区域，设置在半导体衬底和结晶半导体材料中。

公开(公告)号：CN102456628A

公开(公告)日：2012-05-16

申请号：CN201110135863.6

申请日：2011-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 聂俊峰 ,  蔡明桓 ,  范玮寒 ,  黄益民 ,  郑振辉 ,  蔡瀚霆 ,  吴启明

IPC: H01L21/8238 ,  H01L21/266 ,  H01L21/336

CPC classification number: H01L21/823814 ,  H01L21/26586 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823878 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明揭露一种应变源/漏极结构的制造方法。揭露的方法对集成电路组件的近面和尖端深度提供改善的控制。在一个实施方式中，这个方法通过在该组件的源极和漏极区域内形成一个掺杂区域与一个轻掺杂源极和漏极(LDD)区域来达成控制的改善。在掺杂区域植入与轻掺杂源极和漏极(LDD)区域相反类型的杂质。

公开(公告)号：CN102263087A

公开(公告)日：2011-11-30

申请号：CN201010589516.6

申请日：2010-12-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑振辉 ,  冯家馨 ,  蔡明桓 ,  聂俊峰 ,  黄益民 ,  蔡瀚霆 ,  王海艇

IPC: H01L25/00 ,  H01L29/78 ,  H01L29/51 ,  H01L21/265 ,  H01L21/285 ,  H01L21/762

CPC classification number: H01L29/7848 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/30608 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833

Abstract: 本发明提供一种半导体元件及其制作方法，该半导体元件包括：一基板，具有一第一应变区与一第二应变区；一第一晶体管，具有一第一栅极，第一栅极设置于基板上，第一应变区与第一栅极之间间隔一第一间距；以及一第二晶体管，具有一第二栅极，第二栅极设置于基板上，第二应变区与第二栅极之间间隔一第二间距，且第二间距大于第一间距。本发明可提供关于最佳化的弹性的优点。此外，可调整离子注入工艺以调整基板区域的注入部分的横向蚀刻速度。

公开(公告)号：CN102194680A

公开(公告)日：2011-09-21

申请号：CN201010241532.6

申请日：2010-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 冯家馨 ,  王海艇 ,  蔡瀚霆 ,  郑振辉 ,  吕伟元 ,  罗先庆 ,  陈冠仲

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/76834 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/7834 ,  H01L29/7836

Abstract: 本发明涉及集成电路的制造方法，尤其涉及一种具栅极结构的半导体装置的制造方法。一种栅极结构的制造方法包括：提供一硅基板；沉积并图案化一虚置氧化层和一虚置栅极电极层于基板上；形成一牺牲层环绕虚置氧化层和虚置栅极电极层；形成一含氮介电层环绕牺牲层；形成一层间介电层环绕含氮介电层；移除虚置栅极电极层；移除虚置氧化层；移除牺牲层以形成一开口于含氮介电层中；沉积一栅极介电层；以及沉积一栅极电极。本发明的栅极结构增加的尺寸足够宽以容纳“后高介电常数”工艺的栅极介电层厚度，由此维持此元件的效能。

公开(公告)号：CN218277719U

公开(公告)日：2023-01-10

申请号：CN202221993315.7

申请日：2022-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴铭昆 ,  黄彦杰 ,  蒋国璋 ,  蔡瀚霆 ,  林灿 ,  林仲德

IPC: H10B51/00 ,  H10B51/30

Abstract: 本实用新型实施例涉及半导体结构。一种半导体结构包含：第一电介质层；导电层及栅极电极，其放置于所述第一电介质层中；铁电层，其放置于所述栅极电极上方；沟道层，其放置于所述铁电层上方；第二电介质层，其位于所述第一电介质层上方；源极电极及漏极电极，其放置于所述第二电介质层中；及连接结构，其放置于所述第二电介质层中。所述连接结构与所述源极电极及所述漏极电极分离。所述铁电层具有斜方晶相。

公开(公告)号：CN217847958U

公开(公告)日：2022-11-18

申请号：CN202221530088.4

申请日：2022-06-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱奕丞 ,  林仲德 ,  郑凯文 ,  蔡瀚霆 ,  蔡荣赞 ,  戴宝羿 ,  黄建桦

IPC: H01L27/22

Abstract: 本公开一些实施例提出一种存储器装置。所述存储器装置包括含有具金属线的金属间介电层的基板、位于基板上方的介电层、穿过介电层并与金属线接触的底部电极通孔、位于底部电极通孔上方的底部电极、位于底部电极上方的磁穿隧接面(MTJ)元件以及位于MTJ元件上方的顶部电极。底部电极的直接位于底部电极通孔上方的中央部分厚于底部电极的边缘部分。