-
公开(公告)号：CN115589765A
公开(公告)日：2023-01-10
申请号：CN202211406598.5
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。
-
公开(公告)号：CN111261660B
公开(公告)日：2022-11-29
申请号：CN201911205480.4
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。
-
Patent Agency Ranking
公开(公告)号：CN111261660A
公开(公告)日：2020-06-09
申请号：CN201911205480.4
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。
-
公开(公告)号：CN101859727B
公开(公告)日：2012-10-10
申请号：CN201010143203.8
申请日：2010-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532
CPC classification number: H01L23/53238 , H01L21/76807 , H01L21/76832 , H01L21/76834 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种内连线结构与其形成方法，该形成方法包括以下步骤：提供一介电层；形成一金属线于该介电层中；以及形成一复合蚀刻停止层，其中形成该复合蚀刻停止层包括：形成一底部蚀刻停止层于该金属线与该介电层之上；以及形成一顶部蚀刻停止层于该底部蚀刻停止层之上，其中该底部蚀刻停止层与该顶部蚀刻停止层具有不同组成，且两者的步骤于原处进行。本发明可使工艺成本减少约30％。且循环时间可以减少。
-
公开(公告)号：CN103227179B
公开(公告)日：2015-11-04
申请号：CN201210431173.X
申请日：2012-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种减小图像传感器中的暗电流的方法包括：提供背照式图像传感器晶圆，在该背照式图像传感器晶圆的背面上沉积第一钝化层，在第一钝化层上沉积等离子体增强钝化层，以及在等离子体增强钝化层上沉积第二钝化层。本发明还提供了一种减小图像传感器中的暗电流的装置和方法。
-
公开(公告)号：CN103227179A
公开(公告)日：2013-07-31
申请号：CN201210431173.X
申请日：2012-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种减小图像传感器中的暗电流的方法包括：提供背照式图像传感器晶圆，在该背照式图像传感器晶圆的背面上沉积第一钝化层，在第一钝化层上沉积等离子体增强钝化层，以及在等离子体增强钝化层上沉积第二钝化层。本发明还提供了一种减小图像传感器中的暗电流的装置和方法。
-
公开(公告)号：CN101859727A
公开(公告)日：2010-10-13
申请号：CN201010143203.8
申请日：2010-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532
CPC classification number: H01L23/53238 , H01L21/76807 , H01L21/76832 , H01L21/76834 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种内连线结构与其形成方法，该形成方法包括以下步骤：提供一介电层；形成一金属线于该介电层中；以及形成一复合蚀刻停止层，其中形成该复合蚀刻停止层包括：形成一底部蚀刻停止层于该金属线与该介电层之上；以及形成一顶部蚀刻停止层于该底部蚀刻停止层之上，其中该底部蚀刻停止层与该顶部蚀刻停止层具有不同组成，且两者的步骤于原处进行。本发明可使工艺成本减少约30％。且循环时间可以减少。
-
-
-
-
-
-
Search Results
7
records
(took 0.027 seconds)
