公开(公告)号：CN115589765A

公开(公告)日：2023-01-10

申请号：CN202211406598.5

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈柏志 ,  刘光益 ,  刘中伟 ,  梁晋魁 ,  邱意为 ,  林进兴 ,  许立德 ,  蔡瀚霆 ,  吴正一 ,  林世和

IPC: H10N50/10 ,  H10N50/85 ,  H10N50/01 ,  H10N59/00

Abstract: 本发明提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。

公开(公告)号：CN111261660B

公开(公告)日：2022-11-29

申请号：CN201911205480.4

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈柏志 ,  刘光益 ,  刘中伟 ,  梁晋魁 ,  邱意为 ,  林进兴 ,  许立德 ,  蔡瀚霆 ,  吴正一 ,  林世和

IPC: H01L27/22 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

Abstract: 本发明的实施例提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。

公开(公告)号：CN111261660A

公开(公告)日：2020-06-09

申请号：CN201911205480.4

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈柏志 ,  刘光益 ,  刘中伟 ,  梁晋魁 ,  邱意为 ,  林进兴 ,  许立德 ,  蔡瀚霆 ,  吴正一 ,  林世和

IPC: H01L27/22 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

Abstract: 本发明提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。