公开(公告)号：CN110648961A

公开(公告)日：2020-01-03

申请号：CN201910119139.0

申请日：2019-02-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘中伟 ,  邱意为 ,  沈柏志

IPC: H01L21/768 ,  H01L23/528

Abstract: 本发明的实施例描述了形成具有在约15原子％和约20原子％之间的碳浓度的基于硅的富碳低k ILD层的方法。例如，一种方法包括在衬底上沉积具有介电材料的介电层，该介电材料具有低于3.9的介电常数和在约15％和约20％之间的碳原子浓度；将介电层暴露于热工艺，该热工艺配置为使介电材料脱气；蚀刻介电层以形成开口；以及用导电材料填充开口以形成导电结构。本发明的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN111261660B

公开(公告)日：2022-11-29

申请号：CN201911205480.4

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈柏志 ,  刘光益 ,  刘中伟 ,  梁晋魁 ,  邱意为 ,  林进兴 ,  许立德 ,  蔡瀚霆 ,  吴正一 ,  林世和

IPC: H01L27/22 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

Abstract: 本发明的实施例提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。

公开(公告)号：CN108962819A

公开(公告)日：2018-12-07

申请号：CN201710914046.8

申请日：2017-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈柏志 ,  邱意为 ,  张宏睿

IPC: H01L21/768

Abstract: 本公开实施例提供防止在通孔开口/沟槽开口形成之后的接点损坏或氧化的方法。在一例子中，此方法包含在基底上的结构中形成开口，以暴露出电性导电部件的表面的一部分，以及使用从等离子体形成的能量物质轰击掩模层的表面，以从掩模层释放反应性物质，其中反应性物质在电性导电部件暴露的表面上形成阻挡层。

公开(公告)号：CN110648961B

公开(公告)日：2023-05-23

申请号：CN201910119139.0

申请日：2019-02-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘中伟 ,  邱意为 ,  沈柏志

IPC: H01L21/768 ,  H01L23/528

Abstract: 本发明的实施例描述了形成具有在约15原子％和约20原子％之间的碳浓度的基于硅的富碳低k ILD层的方法。例如，一种方法包括在衬底上沉积具有介电材料的介电层，该介电材料具有低于3.9的介电常数和在约15％和约20％之间的碳原子浓度；将介电层暴露于热工艺，该热工艺配置为使介电材料脱气；蚀刻介电层以形成开口；以及用导电材料填充开口以形成导电结构。本发明的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN115589765A

公开(公告)日：2023-01-10

申请号：CN202211406598.5

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈柏志 ,  刘光益 ,  刘中伟 ,  梁晋魁 ,  邱意为 ,  林进兴 ,  许立德 ,  蔡瀚霆 ,  吴正一 ,  林世和

IPC: H10N50/10 ,  H10N50/85 ,  H10N50/01 ,  H10N59/00

Abstract: 本发明提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。

公开(公告)号：CN111261660A

公开(公告)日：2020-06-09

申请号：CN201911205480.4

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈柏志 ,  刘光益 ,  刘中伟 ,  梁晋魁 ,  邱意为 ,  林进兴 ,  许立德 ,  蔡瀚霆 ,  吴正一 ,  林世和

IPC: H01L27/22 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

Abstract: 本发明提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。