公开(公告)号：CN117580364A

公开(公告)日：2024-02-20

申请号：CN202311336610.4

申请日：2023-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林柏廷 ,  林佑明 ,  吴尹豪 ,  温伟志 ,  林仲德 ,  向育民 ,  蔡武卫 ,  陈海清

IPC: H10B51/20 ,  H10B51/30 ,  H10B51/40 ,  H01L23/528

Abstract: 本公开提供铁电结构、集成电路与其形成方法，其中存储器结构包括插入于两个铁电层之间的抑制层以形成正方晶相主导的铁电结构。在一些实施例中，铁电结构包含：第一铁电层；第二铁电层，上覆于第一铁电层；以及第一抑制层，设置于第一铁电层与第二铁电层之间且毗邻第二铁电层。第一抑制层为与第一铁电层及第二铁电层不同的材料。

公开(公告)号：CN114079002A

公开(公告)日：2022-02-22

申请号：CN202110868449.X

申请日：2021-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧琮介 ,  吕勃陞 ,  温伟志 ,  王良玮 ,  王郁仁 ,  陈殿豪 ,  陈燕铭

IPC: H01L43/08 ,  H01L43/12 ,  H01L27/22

Abstract: 半导体器件包括：底部电极；位于底部电极上方的磁隧道结(MTJ)元件；位于MTJ元件上方的顶部电极；以及邻接MTJ元件的侧壁间隔件，其中底部电极、顶部电极和侧壁间隔件中的至少一个包括磁性材料。本发明的实施例还涉及半导体器件的形成方法。

公开(公告)号：CN109786320B

公开(公告)日：2025-03-18

申请号：CN201811360493.4

申请日：2018-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 温伟志 ,  林仲德 ,  蔡瀚霆

IPC: H01L21/768 ,  H10D30/01

Abstract: 一种制造半导体装置的方法包括形成具有源极区及漏极区的晶体管。在源极区/漏极区上形成以下各者：第一通孔；第一金属层，在所述第一通孔上沿着第一方向延伸；第二通孔，在所述第一金属层上与所述第一通孔交叠；以及第二金属层，在所述第二通孔上沿着与所述第一方向不同的第二方向延伸；且在漏极区/源极区上形成以下各者：第三通孔；第三金属层，位于所述第三通孔上；第四通孔，在所述第三金属层之上与所述第三通孔交叠；以及受控装置，在所述第三金属层上处于与所述第二金属层相同的高度层级。

公开(公告)号：CN110010759B

公开(公告)日：2023-04-25

申请号：CN201811393096.7

申请日：2018-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏惠娴 ,  林仲德 ,  蔡瀚霆 ,  彭泰彦 ,  戴品仁 ,  李乾铭 ,  赖昇志 ,  温伟志

IPC: H10N50/01 ,  H10N50/10 ,  H10B61/00

Abstract: 本发明的实施例提供了由半导体器件形成的磁性隧道结单元的MRAM器件及其形成方法。在制造半导体器件的方法中，形成磁性随机存取存储器(MRAM)单元结构。MRAM单元结构包括底部电极、磁性隧道结(MTJ)堆叠件和顶部电极。在MRAM单元结构上方形成第一绝缘覆盖层。在第一绝缘覆盖层上方形成第二绝缘覆盖层。形成层间介电(ILD)层。在ILD层中形成接触开口，由此暴露第二绝缘覆盖层。去除第二绝缘覆盖层的部分和第一绝缘覆盖层的部分，由此暴露顶部电极。在与顶部电极接触的开口中形成导电层。

公开(公告)号：CN110010759A

公开(公告)日：2019-07-12

申请号：CN201811393096.7

申请日：2018-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏惠娴 ,  林仲德 ,  蔡瀚霆 ,  彭泰彦 ,  戴品仁 ,  李乾铭 ,  赖昇志 ,  温伟志

IPC: H01L43/12 ,  H01L27/22 ,  H01L43/08

Abstract: 本发明的实施例提供了由半导体器件形成的磁性隧道结单元的MRAM器件及其形成方法。在制造半导体器件的方法中，形成磁性随机存取存储器(MRAM)单元结构。MRAM单元结构包括底部电极、磁性隧道结(MTJ)堆叠件和顶部电极。在MRAM单元结构上方形成第一绝缘覆盖层。在第一绝缘覆盖层上方形成第二绝缘覆盖层。形成层间介电(ILD)层。在ILD层中形成接触开口，由此暴露第二绝缘覆盖层。去除第二绝缘覆盖层的部分和第一绝缘覆盖层的部分，由此暴露顶部电极。在与顶部电极接触的开口中形成导电层。

公开(公告)号：CN109786320A

公开(公告)日：2019-05-21

申请号：CN201811360493.4

申请日：2018-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 温伟志 ,  林仲德 ,  蔡瀚霆

IPC: H01L21/768 ,  H01L21/336

Abstract: 一种制造半导体装置的方法包括形成具有源极区及漏极区的晶体管。在源极区/漏极区上形成以下各者：第一通孔；第一金属层，在所述第一通孔上沿着第一方向延伸；第二通孔，在所述第一金属层上与所述第一通孔交叠；以及第二金属层，在所述第二通孔上沿着与所述第一方向不同的第二方向延伸；且在漏极区/源极区上形成以下各者：第三通孔；第三金属层，位于所述第三通孔上；第四通孔，在所述第三金属层之上与所述第三通孔交叠；以及受控装置，在所述第三金属层上处于与所述第二金属层相同的高度层级。