-
公开(公告)号:CN113380707A
公开(公告)日:2021-09-10
申请号:CN202110341037.0
申请日:2021-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种方法包括提供了一种结构,该结构具有从衬底延伸的两个鳍和与该鳍相邻的隔离结构;在隔离结构的上方和鳍的顶部和侧壁上方形成覆盖层;使用覆盖层作为蚀刻掩模使隔离结构凹进以暴露衬底;在使隔离结构凹进之后,在衬底、隔离结构和覆盖层上方沉积密封层;在密封层上方和两个鳍之间形成牺牲塞;并且在牺牲塞上方沉积介电顶部覆盖件并且横向地在两个鳍之间。根据本申请的其他实施例,还提供了形成半导体器件的方法。
-
公开(公告)号:CN103066124A
公开(公告)日:2013-04-24
申请号:CN201210110303.X
申请日:2012-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/10 , H01L21/336
CPC classification number: H01L21/26506 , H01L21/2658 , H01L21/26593 , H01L21/324 , H01L29/41783 , H01L29/66545 , H01L29/6656 , H01L29/66628 , H01L29/66772 , H01L29/7847 , H01L29/7848 , H01L29/78654
Abstract: 公开了具有多个错位结构的半导体器件及其制造方法。示例性半导体器件包括:栅极结构,覆盖半导体衬底的顶面;以及第一栅极隔离件,设置在栅极结构的侧壁上并覆盖衬底的顶面。半导体器件还包括结晶半导体材料,其覆盖半导体衬底的表面并与第一栅极隔离件的侧壁相邻。半导体器件还包括第二栅极隔离件,其设置在第一栅极隔离件的侧壁上并覆盖结晶半导体材料。半导体器件还包括:第一应力器件区域,设置在半导体衬底中;以及第二应力器件区域,设置在半导体衬底和结晶半导体材料中。
-
公开(公告)号:CN118888604A
公开(公告)日:2024-11-01
申请号:CN202410900644.X
申请日:2024-07-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了变容器、半导体器件及其形成方法。在实施例中,示例性半导体器件包括:掺杂区域,位于衬底中并包含第一类型掺杂剂;多个纳米结构,直接设置在掺杂区域上方;栅极结构,围绕在多个纳米结构中的每个纳米结构周围;第一外延部件和第二外延部件,耦合至多个纳米结构,其中,第一外延部件和第二外延部件中的每一个包括第一类型掺杂剂;第一绝缘部件,设置在第一外延部件和掺杂区域之间;以及第二绝缘部件,设置在第二外延部件和掺杂区域之间。
-
公开(公告)号:CN114823523A
公开(公告)日:2022-07-29
申请号:CN202210198659.7
申请日:2022-03-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本文公开了半导体结构及其制造方法。在一实施例中,示例性的半导体结构包括多个第一通道构件在基板上方;第一栅极结构包绕每个所述第一通道构件;以及介电鳍片结构相邻设置于第一栅极结构,介电鳍片结构包括:第一介电层设置在基板上方并与第一栅极结构直接接触;第二介电层设置在第一介电层上方;第三介电层设置在第二介电层上方,并且通过第二介电层与第一介电层以及第一栅极结构间隔开;及第一隔离部件设置在第三介电层正上方。
-
公开(公告)号:CN113257809A
公开(公告)日:2021-08-13
申请号:CN202010926633.0
申请日:2020-09-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/082 , H01L21/8222
Abstract: 实施例包括:第一组鳍,具有设置在第一组鳍上方的双极结晶体管(BJT)的发射极;第二组鳍,具有设置在第二组鳍上方的BJT的基极;以及第三组鳍,具有设置在第三组鳍上方的BJT的集电极。第一栅极结构设置在与发射极相邻的第一组鳍上方。第二栅极结构设置在与基极相邻的第二组鳍上方。第三栅极结构设置在与集电极相邻的第三组鳍上方。第一栅极结构、第二栅极结构和第三栅极结构物理和电隔离。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号:CN103066124B
公开(公告)日:2015-08-05
申请号:CN201210110303.X
申请日:2012-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/10 , H01L21/336
CPC classification number: H01L21/26506 , H01L21/2658 , H01L21/26593 , H01L21/324 , H01L29/41783 , H01L29/66545 , H01L29/6656 , H01L29/66628 , H01L29/66772 , H01L29/7847 , H01L29/7848 , H01L29/78654
Abstract: 公开了具有多个错位结构的半导体器件及其制造方法。示例性半导体器件包括:栅极结构,覆盖半导体衬底的顶面;以及第一栅极隔离件,设置在栅极结构的侧壁上并覆盖衬底的顶面。半导体器件还包括结晶半导体材料,其覆盖半导体衬底的表面并与第一栅极隔离件的侧壁相邻。半导体器件还包括第二栅极隔离件,其设置在第一栅极隔离件的侧壁上并覆盖结晶半导体材料。半导体器件还包括:第一应力器件区域,设置在半导体衬底中;以及第二应力器件区域,设置在半导体衬底和结晶半导体材料中。
-
公开(公告)号:CN113380707B
公开(公告)日:2024-11-12
申请号:CN202110341037.0
申请日:2021-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种方法包括提供了一种结构,该结构具有从衬底延伸的两个鳍和与该鳍相邻的隔离结构;在隔离结构的上方和鳍的顶部和侧壁上方形成覆盖层;使用覆盖层作为蚀刻掩模使隔离结构凹进以暴露衬底;在使隔离结构凹进之后,在衬底、隔离结构和覆盖层上方沉积密封层;在密封层上方和两个鳍之间形成牺牲塞;并且在牺牲塞上方沉积介电顶部覆盖件并且横向地在两个鳍之间。根据本申请的其他实施例,还提供了形成半导体器件的方法。
-
公开(公告)号:CN113471147B
公开(公告)日:2024-10-29
申请号:CN202110654703.6
申请日:2021-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/02
Abstract: 本发明提供了制造半导体器件的方法。该方法包括提供具有前侧和背侧的结构,该结构包括衬底以及交替地堆叠在衬底之上的具有不同材料组分的第一类型外延层和第二类型外延层的堆叠件,其中该堆叠件位于衬底的前侧处,并且衬底位于结构的背侧处;图案化堆叠件,从而在衬底之上形成鳍;将第一掺杂剂注入到鳍的第一区域中,该第一掺杂剂具有第一导电类型;将第二掺杂剂注入到鳍的第二区域中,该第二掺杂剂具有与第一导电类型相反的第二导电类型;在第一区域上形成第一接触件,以及在第二区域上形成第二接触件。本发明的实施例还涉及静电放电器件。
-
公开(公告)号:CN113257809B
公开(公告)日:2024-05-07
申请号:CN202010926633.0
申请日:2020-09-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/082 , H01L21/8222
Abstract: 实施例包括:第一组鳍,具有设置在第一组鳍上方的双极结晶体管(BJT)的发射极;第二组鳍,具有设置在第二组鳍上方的BJT的基极;以及第三组鳍,具有设置在第三组鳍上方的BJT的集电极。第一栅极结构设置在与发射极相邻的第一组鳍上方。第二栅极结构设置在与基极相邻的第二组鳍上方。第三栅极结构设置在与集电极相邻的第三组鳍上方。第一栅极结构、第二栅极结构和第三栅极结构物理和电隔离。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号:CN115084028A
公开(公告)日:2022-09-20
申请号:CN202210523134.6
申请日:2022-05-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L27/11
Abstract: 一种半导体装置的制造方法,包括在装置类型区中提供从基板延伸的鳍片,且鳍片包括多个半导体通道层。在一些实施例中,上述方法包括在鳍片上形成栅极结构。之后,在一些范例中,上述方法包括移除多个半导体通道层的邻近栅极结构的源极/漏极区内的一部分以在源极/漏极区中形成沟槽。在一些情况中,上述方法更包括在形成沟槽之后,沿着沟槽的侧壁表面在源极/漏极区内沉积粘着层。在各种实施例中,且在沉积粘着层之后,上述方法更包括沿着沟槽的侧壁表面在粘着层上外延成长连续的第一源极/漏极层。
-
-
-
-
-
-
-
-
-