-
公开(公告)号：CN111490012A
公开(公告)日：2020-08-04
申请号：CN202010074227.6
申请日：2020-01-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开提供一种半导体装置结构及其形成方法，形成方法包括形成衬层于第一鳍结构及第二鳍结构的侧壁上；形成虚置鳍结构于隔离结构上，虚置鳍结构位于第一鳍结构及第二鳍结构之间；形成盖层于虚置鳍结构上；形成虚置栅极结构于盖层、第一鳍结构及第二鳍结构上；形成介电层包围虚置栅极结构；移除虚置栅极结构以于介电层中形成沟槽；移除沟槽下的衬层以形成第一凹槽于第一鳍结构及虚置鳍结构之间，及第二凹槽于第二鳍结构及虚置鳍结构之间；分别形成第一栅极结构于第一凹槽中及第二栅极结构于第二凹槽中，以虚置鳍结构及盖层分隔第一栅极结构及第二栅极结构。
-
公开(公告)号：CN109427776A
公开(公告)日：2019-03-05
申请号：CN201711328533.2
申请日：2017-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明涉及一种半导体器件及其制造方法，并且更特别地涉及一种具有自对准的隔离结构的半导体器件。本发明提供了自对准的隔离鳍，可以通过在形成在间隔层中的开口中沉积介电材料或通过用介电材料替换鳍的部分来形成该自对准的隔离鳍。自对准的隔离鳍可以通过所使用的光刻工艺的临界尺寸彼此分离。自对准的隔离鳍之间或自对准的隔离鳍和有源鳍之间的间隔可以大致等于或大于有源鳍的间隔。
-
公开(公告)号：CN109309089A
公开(公告)日：2019-02-05
申请号：CN201711190625.9
申请日：2017-11-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/78
Abstract: 埋藏内连接线的各种具体例是在此被揭露。在一具体例中，一种集成电路装置包含设置在基材上的鳍片。鳍片包含主动装置。多个隔离特征是设置在基材上且在主动装置之下。内连接是设置在基材上且在多个隔离特征之间，以使内连接是在多个隔离特征的最高表面之下。内连接是电性耦合至主动装置。在一些此具体例中，主动装置的栅极堆叠是设置在主动装置的通道区域上，且主动装置的栅极堆叠是电性耦合至内连接。在一些此具体例中，源极/漏极接触窗是电性耦合至主动装置的源极/漏极区域，且源极/漏极接触窗是电性耦合至内连接。
-
公开(公告)号：CN113571517B
公开(公告)日：2024-11-15
申请号：CN202110789772.8
申请日：2021-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种器件和方法，第一栅极结构环绕设置在衬底上方的沟道层，第二栅极结构环绕设置在衬底上方的另一个沟道层，以及介电鳍结构形成在浅沟槽隔离部件上方以及第一栅极结构和第二栅极结构之间。至少一个金属化层形成在第一栅极结构、介电鳍状结构和第二栅极结构上，并从第一栅极结构连续延伸至第二栅极结构。本发明的实施例还涉及多栅极器件及其形成方法。
-
公开(公告)号：CN117637845A
公开(公告)日：2024-03-01
申请号：CN202311461422.4
申请日：2023-11-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开实施例提供了半导体器件中的叉片结构及其制造方法。根据本公开实施例的叉片结构包括设置在栅极结构内部的两个沟道区域之间并且不穿过侧壁间隔件延伸至源极/漏极区域的介电壁。在一些实施例中，切割金属栅极(CMG)介电结构与介电壁一起形成在栅极结构中。栅极介电层与介电壁接触。在一些实施例中，介电层围绕沟道区域中的半导体沟道。在其它实施例中，栅极介电层围绕半导体沟道的位于沟道区域中的部分，例如在半导体沟道周围形成π形截面轮廓。本申请的实施例还涉及半导体器件及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN116825810A
公开(公告)日：2023-09-29
申请号：CN202310684661.X
申请日：2023-06-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 在实施例中，器件包括：隔离区域，位于衬底上；第一纳米结构，位于隔离区域之上；第二纳米结构，位于隔离区域之上；第一栅极间隔件，位于第一纳米结构上；第二栅极间隔件，位于第二纳米结构上；介电壁，在顶视图中沿着第一方向位于第一栅极间隔件和第二栅极间隔件之间，在顶视图中，介电壁沿着第二方向设置在第一纳米结构和第二纳米结构之间，第一方向垂直于第二方向；以及栅极结构，位于第一纳米结构周围并且位于第二纳米结构周围，栅极结构的第一部分填充介电壁和第一纳米结构之间的第一区，栅极结构的第二部分填充介电壁和第二纳米结构之间的第二区。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN111490012B
公开(公告)日：2023-07-14
申请号：CN202010074227.6
申请日：2020-01-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开提供一种半导体装置结构及其形成方法，形成方法包括形成衬层于第一鳍结构及第二鳍结构的侧壁上；形成虚置鳍结构于隔离结构上，虚置鳍结构位于第一鳍结构及第二鳍结构之间；形成盖层于虚置鳍结构上；形成虚置栅极结构于盖层、第一鳍结构及第二鳍结构上；形成介电层包围虚置栅极结构；移除虚置栅极结构以于介电层中形成沟槽；移除沟槽下的衬层以形成第一凹槽于第一鳍结构及虚置鳍结构之间，及第二凹槽于第二鳍结构及虚置鳍结构之间；分别形成第一栅极结构于第一凹槽中及第二栅极结构于第二凹槽中，以虚置鳍结构及盖层分隔第一栅极结构及第二栅极结构。
-
公开(公告)号：CN115332171A
公开(公告)日：2022-11-11
申请号：CN202210670330.6
申请日：2022-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L29/06 , H01L29/78
Abstract: 集成电路的形成方法包括形成多个半导体纳米片。方法包括形成覆层内侧间隔物于晶体管的源极区与晶体管的栅极区之间。方法包括形成片状物内侧间隔物于半导体纳米片之间，且片状物内侧间隔物的沉积制程与覆层内侧间隔物的沉积制程分开。
-
公开(公告)号：CN115223936A
公开(公告)日：2022-10-21
申请号：CN202210522472.8
申请日：2022-05-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供了半导体结构及其制造方法。半导体结构包括衬底以及形成在衬底上方的第一纳米结构和第二纳米结构。半导体结构也包括：栅极结构，包括包裹第一纳米结构的第一部分和包裹第二纳米结构的第二部分。半导体结构也包括夹置在栅极结构的第一部分和第二部分之间的介电部件。此外，介电部件包括底部部分和位于底部部分上方的顶部部分，并且介电部件的顶部部分包括壳层和由壳层围绕的芯部分。
-
公开(公告)号：CN114975606A
公开(公告)日：2022-08-30
申请号：CN202210315554.5
申请日：2022-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L27/088
Abstract: 本公开提出一种半导体结构。半导体结构包含基板及鳍结构，鳍结构位于基板之上。鳍结构包含堆叠鳍结构、鳍底部部分及隔离层，鳍底部部分设置于堆叠鳍结构之下，隔离层设置于堆叠鳍结构与鳍底部部分之间。半导体结构还包含介电衬及间隔物结构，介电衬与堆叠鳍结构的端部接触，间隔物结构与介电衬接触。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.032 seconds)
