-
公开(公告)号：CN106952910A
公开(公告)日：2017-07-14
申请号：CN201611170509.6
申请日：2016-12-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/78 , H01L21/8238
Abstract: 本发明的实施例提供了半导体结构及其制造方法。半导体结构包括衬底、至少一个有源半导体鳍、至少一个绝缘结构、栅电极和栅极电介质。有源半导体鳍设置在衬底上。绝缘结构设置在衬底上并且邻近于有源半导体鳍。绝缘结构的顶面是非凹面的并且低于有源半导体鳍的顶面。栅电极设置在有源半导体鳍上方。栅极电介质设置在栅电极和有源半导体鳍之间。
-
公开(公告)号：CN106601735A
公开(公告)日：2017-04-26
申请号：CN201610680892.3
申请日：2016-08-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L29/78 , H01L21/336
Abstract: 描述了一种鳍式场效应晶体管，包括衬底、多个绝缘物、至少一个栅极堆叠件和应变材料部分。衬底具有位于衬底上的多个鳍以及鳍包括嵌入在鳍中的停止层。多个绝缘物设置在衬底上和多个鳍之间。至少一个栅极堆叠件设置在多个鳍上方和设置在多个绝缘物上。应变材料部分设置在至少一个栅极堆叠件的相对两侧上。本发明实施例涉及鳍式场效应晶体管结构及其制造方法。
-
公开(公告)号：CN105990442A
公开(公告)日：2016-10-05
申请号：CN201510833381.6
申请日：2015-11-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本发明的实施例提供了一种半导体器件，包括衬底、第一栅极、第二栅极和绝缘结构。衬底包括第一鳍和第二鳍。第一栅极设置在第一鳍上方。第二栅极设置在第二鳍上方。在第一栅极与第二栅极之间形成间隙，并且间隙朝向衬底变得更宽。绝缘结构设置在间隙中。绝缘结构具有彼此相对的顶面和底面。底面面向衬底。顶面的面向第一栅极的边缘弯向顶面。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN105633083A
公开(公告)日：2016-06-01
申请号：CN201510437327.X
申请日：2015-07-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L21/762 , H01L29/78 , H01L21/336
Abstract: 本发明提供了鳍式场效应晶体管(FinFET)器件结构以及用于形成FinFET器件结构的方法。FinFET器件结构包括衬底以及在衬底之上延伸的第一鳍结构和第二鳍结构。FinFET器件结构也包括形成在第一鳍结构上的第一晶体管和形成在第二鳍结构上的第二晶体管。FinFET器件结构还包括在第一晶体管和第二晶体管之间的端到端间隙中形成的层间介电(ILD)结构，并且端到端间隙具有在从约20nm至约40nm的范围内的宽度。本发明的实施例还涉及具有可控端到端临界尺寸的鳍式场效应晶体管(FinFET)器件及其形成方法。
-
公开(公告)号：CN103456775A
公开(公告)日：2013-12-18
申请号：CN201310052078.3
申请日：2013-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/78 , H01L21/283 , H01L21/823842 , H01L29/4966 , H01L29/4983 , H01L29/66545
Abstract: 本发明涉及集成电路制造，更具体地涉及半导体器件的金属栅电极。用于半导体器件的示例性结构包括：衬底，包括主表面；第一矩形栅电极，位于主表面上并包括第一多层材料层；第一介电材料，与第一矩形栅电极的一侧相邻；以及第二介电材料，与第一矩形栅电极的另外三侧相邻，第一介电材料和第二介电材料共同围绕第一矩形栅电极。
-
Patent Agency Ranking
公开(公告)号：CN101980358A
公开(公告)日：2011-02-23
申请号：CN201010158581.3
申请日：2010-04-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
CPC classification number: H01L21/76232
Abstract: 本发明提供一种隔离结构(isolation structure)的制法，且特别是有关于一种不存在缺角(divot)的隔离结构的电子元件。此种隔离结构的制法，包括以下步骤：形成垫氧化层(pad oxide layer)于基材的上表面上；形成开口于垫氧化层中，以暴露基材的一部分；蚀刻基材的暴露部分，以形成沟槽(trench)于该基材中；用绝缘体(insulator)填充沟槽；将垫氧化层的一表面与绝缘体的一表面暴露于气相混合物(vapor mixture)，其中气相混合物包括至少氨气(NH3)与含氟的化合物；以及于温度约100℃～200℃的条件下加热基材。本发明的方法可制作几乎不存在缺角的绝缘结构。
-
公开(公告)号：CN100562984C
公开(公告)日：2009-11-25
申请号：CN200710097047.4
申请日：2007-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L21/76808 , H01L2221/1026
Abstract: 本发明提供一种半导体装置、镶嵌结构及互连线结构的形成方法，其中该半导体装置的形成方法，包括：提供半导体基底，该半导体基底上具有图案化保护层；在该图案化保护层上形成介电层；在该介电层上形成图案化掩模层；以该图案化掩模层为遮罩而蚀刻部分介电层，大约蚀刻至该保护层的顶部，以形成沟槽；去除该图案化保护层以形成介层洞开口；在该沟槽及该介层洞开口中形成导电层，以形成双镶嵌结构。应用本发明可以获得较低的制造成本，并且本发明的镶嵌结构具有良好的电阻电容均匀性及低介电常数值。
-
公开(公告)号：CN119008529A
公开(公告)日：2024-11-22
申请号：CN202410610897.3
申请日：2024-05-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 一种半导体装置的制造方法及形成半导体装置的方法，半导体装置的制造方法包括形成磊晶堆叠，磊晶堆叠包括至少一牺牲磊晶层及至少一通道磊晶层。在磊晶堆叠中形成鳍片。执行调谐操作以在操作期间防止牺牲磊晶层的宽度扩展超出通道磊晶层的宽度以形成隔离特征。在鳍片之间形成隔离特征，其中牺牲磊晶层的宽度不扩展超出通道磊晶层的宽度。形成牺牲栅极堆叠。在牺牲栅极堆叠的多个侧壁上形成栅极侧壁间隔物。围绕牺牲磊晶层及通道磊晶层形成内部间隔物。形成多个源极/漏极特征。移除牺牲栅极堆叠及牺牲磊晶层。形成替换金属栅极，其中防护金属栅极不受源极/漏极特征影响。
-
公开(公告)号：CN113707657B
公开(公告)日：2024-09-06
申请号：CN202110996149.X
申请日：2016-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L21/768
Abstract: 一种半导体结构，包括：衬底、至少一个第一栅极结构、至少一个第一间隔件、至少一个源漏结构、至少一个导体以及至少一个保护层。第一栅极结构位于衬底上。第一间隔件位于第一栅极结构的至少一个侧壁上。源漏结构邻近于第一间隔件。导体电连接至源漏结构。保护层位于导体和第一间隔件之间并且保护层位于第一栅极结构的顶面上。本发明还提供了制造半导体结构的方法。
-
公开(公告)号：CN113284804B
公开(公告)日：2024-05-14
申请号：CN202011634835.4
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/423
Abstract: 提供了用于半导体器件的对准结构及其形成方法。方法包括在衬底上方形成隔离区域以及在隔离区域上方形成对准结构。形成对准结构包括在衬底和隔离区域上方形成牺牲栅电极层。图案化牺牲栅电极层以在隔离区域上方形成多个第一牺牲栅极。再成形多个第一牺牲栅极的至少一个。多个第一牺牲栅极的至少一个在平面图中设置在对准结构的边缘处。多个第一牺牲栅极的至少一个的侧壁包括位于多个第一牺牲栅极的至少一个与隔离区域之间的界面处的凹口。本发明的实施例还涉及半导体器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
263
records
(took 0.039 seconds)
