-
公开(公告)号：CN109753013B
公开(公告)日：2020-05-29
申请号：CN201711067133.0
申请日：2017-11-02
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F1/3296
Abstract: 一种新型可编程芯片电路，包括：背偏恒定电路和背偏可调电路，其中所述背偏恒定电路，与所述背偏可调电路耦接，包括：配置模块、全局信号生成模块和专用I/O模块，其中：所述配置模块，适于下载配置文件，并进行参数配置；所述全局信号生成模块，适于生成全局信号，所述全局信号包括：全局电源信号、全局电压信号和全局地信号；所述背偏可调电路包括：一个或者多个相互耦接的背偏可调功能模块，所述背偏可调功能模块适于生成背偏信号，并基于所述背偏信号调节所述背偏可调功能模块的工作模式。应用上述电路，通过背偏可调电路，可以生成背偏信号，并基于背偏信号调节背偏可调功能模块的工作模式。
-
公开(公告)号：CN119805154A
公开(公告)日：2025-04-11
申请号：CN202311302590.9
申请日：2023-10-09
Applicant: 上海复旦微电子集团股份有限公司
IPC: G01R31/28
Abstract: 一种测试电路及其控制方法、存储介质、芯片，测试电路包括至少一个级联的测试模块，测试模块包括：第一信号选择单元，第一信号选择单元的第一输入端耦接待测试模块中的插入点的输出端，第一信号选择单元的第二输入端耦接前一级测试模块的输出端或者测试向量输入端；寄存单元，寄存单元的输入端耦接第一信号选择单元的输出端，寄存单元的输出端为测试模块的输出端；第二信号选择单元，第二信号选择单元用于选择性地将待测试模块中的插入点的输出信号或者寄存单元中的信号输出至后级负载电路。本申请能够对待测试模块进行任意切割和划分并插入测试电路进行测试，提升测试覆盖率。
-
公开(公告)号：CN118733351A
公开(公告)日：2024-10-01
申请号：CN202310333302.X
申请日：2023-03-30
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明公开了一种时钟管理单元加固电路及方法、芯片，该电路包括：至少两个互为冗余的时钟管理单元、以及与所述时钟管理单元连接的FPGA；所述时钟管理单元，配置为接入并输出同一时钟信号；所述FPGA，配置为监测两个时钟管理单元的状态，从所述两个时钟管理单元中选择其中一个时钟管理单元输出的时钟作为工作时钟，并在其中一个时钟管理单元失锁时，选择另一个时钟管理单元输出的时钟作为工作时钟。利用本发明方案，可以简化电路结构，减少资源开销，保证时钟系统的可靠性。
-
公开(公告)号：CN116205177A
公开(公告)日：2023-06-02
申请号：CN202111445525.2
申请日：2021-11-30
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/343 , G06F30/347 , G06F117/02
Abstract: 本发明公开了一种基于FPGA的TMR布局方法，该方法包括：将TMR的三份时序单元分别设置在不同的切片内，将设置有所述三份时序单元的不同切片设置为分别由不同的、且物理间隔的叶子时钟Tiles驱动。本发明还公开一种基于FPGA的TMR布局设计优化方法。利用本发明方案，可以有效提高基于FPGA设计的TMR抗单粒子加固设计性能。
-
公开(公告)号：CN110096091A
公开(公告)日：2019-08-06
申请号：CN201910499414.6
申请日：2019-06-11
Applicant: 上海复旦微电子集团股份有限公司
IPC: G05F1/575
Abstract: 一种耐压亚阈值CMOS基准源电路，包含启动电路，主体电路和升压电路，启动电路用于保证主体电路的正常开启，所述的主体电路用于产生基准电压vbg，升压电路用于将基准电压vbg升高到基准参考电压vref。通过在电源电压vdd和基准电压vbg之间增加多层晶体管，提高了亚阈值CMOS基准源的耐压性，同时提高了亚阈值CMOS基准源的精度及电源电压抑制比。
-
Patent Agency Ranking
公开(公告)号：CN109765987A
公开(公告)日：2019-05-17
申请号：CN201711067134.5
申请日：2017-11-02
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F1/3296 , G06F15/78
Abstract: 一种可编程芯片电路，包括：功能电路和背偏置电路，所述功能电路包括：一个或者多个相互耦接的功能模块，所述背偏置电路与所述功能模块耦接，适于生成背偏压信号，调节所述功能模块的工作模式，包括：背偏置模块、背偏压信号通道和背偏压信号选择模块，其中：所述背偏置模块，与所述背偏压信号通道耦接，适于生成背偏压信号；所述背偏压信号通道，与所述背偏压信号选择模块耦接，适于合成全局背偏压信号，并输出至所述背偏压信号选择模块；所述背偏压信号选择模块，与所述功能模块耦接，适于根据所述功能模块的性能需求，输出对应的全局背偏压信号，调节所述功能模块的工作模式。应用上述电路，可以通过背偏压信号，调节所述电路的工作模式。
-
公开(公告)号：CN109753013A
公开(公告)日：2019-05-14
申请号：CN201711067133.0
申请日：2017-11-02
Applicant: 上海复旦微电子集团股份有限公司
IPC: G05B19/05
Abstract: 一种新型可编程芯片电路，包括：背偏恒定电路和背偏可调电路，其中所述背偏恒定电路，与所述背偏可调电路耦接，包括：配置模块、全局信号生成模块和专用I/O模块，其中：所述配置模块，适于下载配置文件，并进行参数配置；所述全局信号生成模块，适于生成全局信号，所述全局信号包括：全局电源信号、全局电压信号和全局地信号；所述背偏可调电路包括：一个或者多个相互耦接的背偏可调功能模块，所述背偏可调功能模块适于生成背偏信号，并基于所述背偏信号调节所述背偏可调功能模块的工作模式。应用上述电路，通过背偏可调电路，可以生成背偏信号，并基于背偏信号调节背偏可调功能模块的工作模式。
-
公开(公告)号：CN109309494A
公开(公告)日：2019-02-05
申请号：CN201710620771.4
申请日：2017-07-26
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K19/082
Abstract: 一种可编程连接点。所述可编程连接点包括：选通单元；所述选通单元包括：NMOS管，以及与所述NMOS管的栅极耦接的配置单元，其中：所述配置单元，适于断开或闭合所述NMOS管；所述NMOS管的衬底与第一背偏信号产生电路耦接，所述NMOS管内注入的深阱为N阱；所述第一背偏信号产生电路，适于在所述选通单元传输信号时，输出正向背偏信号，在所述选通单元不传输信号时，输出零背偏信号。应用上述方案，可以在不增加PIP面积的同时，降低PIP的静态功耗。
-
公开(公告)号：CN108511029A
公开(公告)日：2018-09-07
申请号：CN201710099765.9
申请日：2017-02-23
Applicant: 上海复旦微电子集团股份有限公司
IPC: G11C29/44
Abstract: 本发明公开了一种FPGA中双端口SRAM阵列的内建自测和修复系统，包含：检测模块，用于获取内建自测过程的开始信号；自测试模块，包含：测试波形产生单元，用于产生不同的测试波形及读写控制信号；故障检测单元，用于比较从SRAM阵列的端口中读出的数据与预期数据，若不一致，则产生故障指示信号；存储单元，用于记录读出的数据、预期数据以及读出的数据与预期数据的对比结果；切换单元，用于切换测试的端口；还包含自修复模块，用于根据故障指示信号及对比结果对SRAM阵列进行修复。本发明还公开了一种内建自测和修复方法。本发明将双端口SRAM阵列配置成A端口写B端口读或者B端口写A端口读来测试，保证测试故障覆盖率高，并且测试和修复的效率高。
-
公开(公告)号：CN111630955B
公开(公告)日：2014-04-30
申请号：CN200910122096.8
申请日：2009-07-14
Applicant: 上海复旦微电子集团股份有限公司
IPC: H01L21/8238
Abstract: 本发明提出一种可以在抗辐射版图加固技术中应用的变异栅晶体管。包括在源端和源端边缘之间、漏端和漏端边缘之间插入栅氧，从而切断源端到源端边缘的通路和切断从源端到源端边缘到漏端边缘到漏端的电流，同时切断从漏端到漏端边缘到源端边缘到源端的电流。采用此方法，晶体管的基本结构不改变，很好地消除了边缘漏电流情况，与普通栅晶体管相比，对于同一有效宽长比，变异栅晶体管并没有增加面积，有效宽长比基本与普通栅一致，源区和漏区是完全对称。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.037 seconds)
