-
公开(公告)号：CN110995234A
公开(公告)日：2020-04-10
申请号：CN201911239245.9
申请日：2019-12-06
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K19/003
Abstract: 本发明公开了一种抑制单粒子瞬态的层叠结构，包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；第一PMOS管和第一NMOS管的栅端与用于接收第一信号的第一连接点；第二PMOS管和第二NMOS管的栅端与用于接收第二信号的第二连接点；第二PMOS管的漏端与第一NMOS管的漏端相连，均接输出信号；第一PMOS管的源端与直流电源连接；第一PMOS管的漏端与第二PMOS管的源端相连；第一NMOS管的源端与第二NMOS管的漏端相连；第二NMOS管的源端接地；第一PMOS管和第二PMOS管的第一背栅接在一起后与直流电源连接；第一NMOS管和第二NMOS管的第二背栅接在一起后接地。本发明能够降低单粒子瞬态的影响，可避免逻辑电平错误翻转，从而提高系统的稳定性。
-
公开(公告)号：CN108540123A
公开(公告)日：2018-09-14
申请号：CN201710119920.9
申请日：2017-03-02
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K19/0185
Abstract: 一种电平转换电路，所述电路包括：低电压电平转换电路，适于在接入的高电源域的电源电压小于或等于对应的器件耐压值时，将输入的低电压域的信号分别转换为对应的高电源域的电源电压和零电压；高电压电平转换电路，适于在接入的高电源域的电源电压位于所述对应的器件耐压值与所述对应的器件耐压值两倍之间时，将输入的低电源域的信号分别转换为所述高电源域的电源电压和低电压。上述的方案，可以兼容高低电压的电平转换电路，可以扩大电平转换电路的适用范围。
-
公开(公告)号：CN118733351A
公开(公告)日：2024-10-01
申请号：CN202310333302.X
申请日：2023-03-30
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明公开了一种时钟管理单元加固电路及方法、芯片，该电路包括：至少两个互为冗余的时钟管理单元、以及与所述时钟管理单元连接的FPGA；所述时钟管理单元，配置为接入并输出同一时钟信号；所述FPGA，配置为监测两个时钟管理单元的状态，从所述两个时钟管理单元中选择其中一个时钟管理单元输出的时钟作为工作时钟，并在其中一个时钟管理单元失锁时，选择另一个时钟管理单元输出的时钟作为工作时钟。利用本发明方案，可以简化电路结构，减少资源开销，保证时钟系统的可靠性。
-
公开(公告)号：CN110096091A
公开(公告)日：2019-08-06
申请号：CN201910499414.6
申请日：2019-06-11
Applicant: 上海复旦微电子集团股份有限公司
IPC: G05F1/575
Abstract: 一种耐压亚阈值CMOS基准源电路，包含启动电路，主体电路和升压电路，启动电路用于保证主体电路的正常开启，所述的主体电路用于产生基准电压vbg，升压电路用于将基准电压vbg升高到基准参考电压vref。通过在电源电压vdd和基准电压vbg之间增加多层晶体管，提高了亚阈值CMOS基准源的耐压性，同时提高了亚阈值CMOS基准源的精度及电源电压抑制比。
-
Patent Agency Ranking
公开(公告)号：CN110995234B
公开(公告)日：2023-04-28
申请号：CN201911239245.9
申请日：2019-12-06
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K19/003
Abstract: 本发明公开了一种抑制单粒子瞬态的层叠结构，包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；第一PMOS管和第一NMOS管的栅端与用于接收第一信号的第一连接点；第二PMOS管和第二NMOS管的栅端与用于接收第二信号的第二连接点；第二PMOS管的漏端与第一NMOS管的漏端相连，均接输出信号；第一PMOS管的源端与直流电源连接；第一PMOS管的漏端与第二PMOS管的源端相连；第一NMOS管的源端与第二NMOS管的漏端相连；第二NMOS管的源端接地；第一PMOS管和第二PMOS管的第一背栅接在一起后与直流电源连接；第一NMOS管和第二NMOS管的第二背栅接在一起后接地。本发明能够降低单粒子瞬态的影响，可避免逻辑电平错误翻转，从而提高系统的稳定性。
-
公开(公告)号：CN110096091B
公开(公告)日：2021-09-21
申请号：CN201910499414.6
申请日：2019-06-11
Applicant: 上海复旦微电子集团股份有限公司
IPC: G05F1/575
Abstract: 一种耐压亚阈值CMOS基准源电路，包含启动电路，主体电路和升压电路，启动电路用于保证主体电路的正常开启，所述的主体电路用于产生基准电压vbg，升压电路用于将基准电压vbg升高到基准参考电压vref。通过在电源电压vdd和基准电压vbg之间增加多层晶体管，提高了亚阈值CMOS基准源的耐压性，同时提高了亚阈值CMOS基准源的精度及电源电压抑制比。
-
公开(公告)号：CN108540123B
公开(公告)日：2022-01-07
申请号：CN201710119920.9
申请日：2017-03-02
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K19/0185
Abstract: 一种电平转换电路，所述电路包括：低电压电平转换电路，适于在接入的高电源域的电源电压小于或等于对应的器件耐压值时，将输入的低电压域的信号分别转换为对应的高电源域的电源电压和零电压；高电压电平转换电路，适于在接入的高电源域的电源电压位于所述对应的器件耐压值与所述对应的器件耐压值两倍之间时，将输入的低电源域的信号分别转换为所述高电源域的电源电压和低电压。上述的方案，可以兼容高低电压的电平转换电路，可以扩大电平转换电路的适用范围。
-
公开(公告)号：CN108540129B
公开(公告)日：2021-10-26
申请号：CN201710118208.7
申请日：2017-03-01
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种含双通路压控振荡器的锁相环电路，其中的低通滤波器对电荷泵输出的电流脉冲进行滤波分别得到通路0控制电压信号和通路1控制电压信号，压控振荡器包含双通路，通路0电路的输入端连接低通滤波器输出的通路0控制电压信号，通路1电路的输入端连接低通滤波器输出的通路1控制电压信号，压控振荡器的输出端输出时钟信号。本发明减小了输出时钟上的抖动，在宽反馈分频比条件下既满足了环路稳定性需求，又满足了环路带宽基本维持不变的需求。
-
公开(公告)号：CN108540129A
公开(公告)日：2018-09-14
申请号：CN201710118208.7
申请日：2017-03-01
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种含双通路压控振荡器的锁相环电路，其中的低通滤波器对电荷泵输出的电流脉冲进行滤波分别得到通路0控制电压信号和通路1控制电压信号，压控振荡器包含双通路，通路0电路的输入端连接低通滤波器输出的通路0控制电压信号，通路1电路的输入端连接低通滤波器输出的通路1控制电压信号，压控振荡器的输出端输出时钟信号。本发明减小了输出时钟上的抖动，在宽反馈分频比条件下既满足了环路稳定性需求，又满足了环路带宽基本维持不变的需求。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.021 seconds)
