公开(公告)号：CN110729306A

公开(公告)日：2020-01-24

申请号：CN201910413646.5

申请日：2019-05-17

Applicant: 三星电子株式会社

Inventor： 杨韩光 ,  孙龙勋 ,  康文综 ,  权赫镐 ,  安圣洙 ,  李昭润

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 提供了三维半导体装置，所述三维半导体装置包括：外围电路结构，设置在下基底上并且包括内部外围垫部；上基底，设置在外围电路结构上；堆叠结构，设置在上基底上并且包括栅极水平图案；竖直沟道结构，在上基底上的第一区中穿过堆叠结构；第一竖直支撑结构，在上基底上的第二区中穿过堆叠结构；以及内部外围接触结构，穿过堆叠结构和上基底并且电连接到内部外围垫部，其中，第一竖直支撑结构的上表面设置在与竖直沟道结构的上表面不同的水平上并且与内部外围接触结构的上表面共面。

公开(公告)号：CN108074935A

公开(公告)日：2018-05-25

申请号：CN201711076689.6

申请日：2017-11-06

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  金润载 ,  南硕祐

IPC: H01L27/11556 ,  H01L27/11582

CPC classification number: H01L27/11582 ,  H01L27/11565

Abstract: 本公开提供了包括沟道结构的半导体器件。一种半导体器件包括设置在半导体衬底上的堆叠结构。堆叠结构包括交替堆叠的层间绝缘层和栅电极。多个分隔图案设置为穿透堆叠结构。沟道结构设置在所述多个分隔图案中的两个相邻的分隔图案之间。沟道结构包括插置在堆叠结构与半导体衬底之间同时与半导体衬底接触的水平部分，并且包括在垂直方向上从水平部分延伸并穿透堆叠结构的垂直部分。下部结构插置在水平部分与分隔图案之间。电介质结构插置在垂直部分与堆叠结构之间并在水平部分与堆叠结构之间延伸。

公开(公告)号：CN107452797A

公开(公告)日：2017-12-08

申请号：CN201710286361.0

申请日：2017-04-27

Applicant: 三星电子株式会社

Inventor： 金润载 ,  金哲 ,  孙龙勋 ,  刘真赫 ,  郑宇陈

IPC: H01L29/78 ,  H01L29/423

CPC classification number: H01L27/0886 ,  H01L21/30604 ,  H01L21/31116 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823475 ,  H01L21/823807 ,  H01L21/823814 ,  H01L23/485 ,  H01L27/0207 ,  H01L27/088 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/165 ,  H01L29/4238 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/78 ,  H01L29/42356

Abstract: 本公开涉及半导体器件。一种半导体器件包括具有有源图案的衬底、交叉有源图案的导电图案、在导电图案的至少一个侧表面上的间隔物结构、以及在导电图案上的封盖结构。封盖结构包括第一封盖图案和第二封盖图案。第二封盖图案设置在第一封盖图案的顶表面和间隔物结构的顶表面上。

公开(公告)号：CN102332453B

公开(公告)日：2015-07-15

申请号：CN201110195588.7

申请日：2011-07-13

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  黄盛珉 ,  黄棋铉 ,  张在薰

IPC: H01L27/06 ,  H01L27/115 ,  H01L21/822 ,  H01L21/8247

CPC classification number: H01L21/76254 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/0688 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/42348

Abstract: 本发明公开了半导体器件及其制造方法。该半导体器件可以包括第一基板和在第一基板上的导电图案，其中导电图案设置为层叠地从所述基板竖直地延伸。有源柱可以在第一基板上从第一基板穿过导电图案竖直地延伸，以在第一基板上提供竖直的串晶体管。第二基板可以在导电图案和有源柱上并且与第一基板相对。外围电路晶体管可以在与第一基板相对的第二基板上，其中外围电路晶体管可以邻近并重叠导电图案中的最上面的图案。

公开(公告)号：CN102122661B

公开(公告)日：2015-06-24

申请号：CN201010591699.5

申请日：2010-12-16

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  黄棋铉 ,  白升宰 ,  郑载勋

IPC: H01L27/115 ,  H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  G11C16/04 ,  H01L21/8247

CPC classification number: G11C16/0483 ,  H01L21/28282 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/7926

Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括在水平方向上延伸的半导体材料的基板。多个层间电介质层在基板上。提供多个栅图案，每个栅图案在相邻的下层间电介质层与相邻的上层间电介质层之间。半导体材料的垂直沟道在基板上并沿垂直方向延伸穿过多个层间电介质层和多个栅图案。垂直沟道具有外侧壁，外侧壁具有多个沟道凹陷，每个沟道凹陷对应于多个栅图案中的栅图案。垂直沟道具有内侧壁，内侧壁在垂直方向线形延伸。信息存储层存在于每个栅图案与垂直沟道之间在凹陷中，使栅图案与垂直沟道绝缘。

公开(公告)号：CN102194824A

公开(公告)日：2011-09-21

申请号：CN201010624357.9

申请日：2010-12-31

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  李明范 ,  黄棋铉 ,  白昇宰

IPC: H01L27/115 ,  G11C16/04

CPC classification number: H01L27/11551 ,  G11C5/04 ,  G11C5/063 ,  H01L27/11556 ,  H01L27/11578 ,  H01L27/11582

Abstract: 本发明提供一种三维半导体装置及其操作方法，该三维半导体装置包括二维地布置在基底上的有源图案、三维地布置在有源图案之间的电极、三维地布置在由有源图案和电极限定的交叉点处的存储区域。每个有源图案用作用于电连接形成在距基底高度相同处的两个不同的存储区域的共用电流路径。

公开(公告)号：CN1681103B

公开(公告)日：2010-10-13

申请号：CN200510053088.4

申请日：2005-03-07

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  崔诗荣 ,  李炳讃 ,  李钟昱 ,  丁仁洙 ,  李德炯

IPC: H01L21/76 ,  H01L21/8234 ,  H01L21/336 ,  H01L21/8242 ,  H01L29/78 ,  H01L27/088 ,  H01L27/108

CPC classification number: H01L29/7851 ,  H01L21/823481 ,  H01L29/0653 ,  H01L29/66545 ,  H01L29/66621

Abstract: 提供形成半导体器件的方法。如此蚀刻半导体衬底，以便于半导体衬底限定出沟槽和初步有源图形。沟槽具有底面和侧壁。在沟槽的底面和侧壁上提供绝缘层，并在绝缘层上如此形成隔离物，以便于隔离物在沟槽的侧壁上和沟槽的一部分底面上。如此除去沟槽底面上和隔离物下方的绝缘层，以便于至少部分暴露沟槽的一部分底面，将隔离物与沟槽的底面间隔开，并部分地暴露初步有源图形的一部分。部分地除去初步有源图形的暴露部分的一部分，以提供在隔离物下方限定出凹陷部分的有源图形。在有源图形的凹陷部分中形成掩埋绝缘层。还提供相关的器件。

公开(公告)号：CN115968204A

公开(公告)日：2023-04-14

申请号：CN202211212279.0

申请日：2022-09-30

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  金俊成 ,  成锡江 ,  李吉成 ,  李钟旻

IPC: H10B43/30 ,  H10B43/27

Abstract: 一种半导体存储器装置可包括：单元衬底，其包括单元阵列区和延伸区；单元衬底上的第一模制结构；第一模制结构上的第二模制结构；穿过单元阵列区上的第一模制结构和第二模制结构的沟道结构；以及穿过延伸区上的第一模制结构和第二模制结构的单元接触结构。第一模制结构和第二模制结构分别包括按次序堆叠在单元阵列区上并且在延伸区上按照台阶方式堆叠的第一栅电极和第二栅电极。单元接触结构包括连接至第一栅电极之一的下导电图案、连接至第二栅电极之一的上导电图案和将下导电图案与上导电图案分离的绝缘图案。

公开(公告)号：CN108389865B

公开(公告)日：2023-02-03

申请号：CN201810105509.0

申请日：2018-02-02

Applicant: 三星电子株式会社

Inventor： 申重植 ,  朴志勋 ,  孙龙勋 ,  禹钟昊 ,  郑恩宅 ,  车俊昊

IPC: H10B43/27 ,  H10B43/35 ,  H01L29/792

Abstract: 一种三维半导体存储器件包括包含单元阵列区域和接触区域的衬底、包含顺序地堆叠在衬底上的栅电极的堆叠结构、穿透堆叠结构的垂直结构、以及连接到接触区域中的栅电极的端部的单元接触插塞。栅电极的端部的上表面相对于单元阵列区域中的衬底的上表面具有锐角。

公开(公告)号：CN107331667B

公开(公告)日：2022-12-20

申请号：CN201710228177.0

申请日：2017-04-10

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  崔汉枚 ,  黄棋铉

IPC: H01L27/11565 ,  H01L27/11573 ,  H01L27/11582 ,  H01L27/1157

Abstract: 一种非易失性存储结构包括：水平地延伸的基板；从基板竖直地延伸的填充绝缘图案；多个有源沟道图案，绕填充绝缘图案的周边以Z字形图案从基板竖直地延伸，每个有源沟道图案具有相应的非圆形形状的水平截面；以及多条栅线的竖直堆叠，每个竖直堆叠绕填充绝缘图案和多个有源沟道图案水平地延伸。