-
公开(公告)号:CN112438042B
公开(公告)日:2023-06-23
申请号:CN201980044463.9
申请日:2019-07-12
Applicant: 三星电子株式会社
Abstract: 提供了一种能够朝向多个平面辐射方向的电子设备,包括:壳体,其包括第一板和背向所述第一板的第二板;以及位于所述壳体中的天线结构。所述天线结构包括:第一印刷电路板(PCB),其包括面向第一方向的第一表面;第二PCB,其包括面向与所述第一方向不同的第二方向的第二表面;柔性PCB(FPCB),其在所述第一PCB的第一外围与所述第二PCB的第二外围之间延伸;第一导电图案,其形成在所述第一PCB中或所述第一表面上;第二导电图案,其形成在所述第二PCB中或所述第二表面上;以及无线通信电路,其安装在所述第一PCB和/或所述第二PCB上。
-
公开(公告)号:CN112236992A
公开(公告)日:2021-01-15
申请号:CN201980038080.0
申请日:2019-06-14
Applicant: 三星电子株式会社
Abstract: 提供了一种电子装置。该电子装置包括:壳体,其包括第一板、背向第一板的第二板、以及围绕第一板与第二板之间的空间的侧构件;第一PCB,其在第一板与第二板之间的空间中与第一板平行布置,并且包括面向第一板的第一面和面向第二板的第二面;形成在第二面上的至少一个导电板;被嵌入在第一PCB中的第一导电图案,当从第一板的上方观察时,第一导电图案被布置成比导电板更靠近侧构件的一部分;以及安装在第一PCB的第一面上并电耦合到导电板和第一导电图案的第一无线通信电路。
-
公开(公告)号:CN111916901A
公开(公告)日:2020-11-10
申请号:CN202010379614.0
申请日:2020-05-06
Applicant: 三星电子株式会社
Abstract: 提供了一种电子装置。该电子装置包括:壳体,其至少部分地包括导电部分;天线结构,其包括包含多个绝缘层的印刷电路板、包含第一馈电点和第二馈电点的至少一个第一导电贴片以及包含第三馈电点和第四馈电点的至少一个第二导电贴片;以及包括无线通信电路的天线模块,该无线通信电路被配置为通过至少一个第一导电贴片发送或接收第一信号以及通过至少一个第二导电贴片发送或接收第二频带的第二信号。
-
公开(公告)号:CN111434093A
公开(公告)日:2020-07-17
申请号:CN201880074619.3
申请日:2018-11-27
Applicant: 三星电子株式会社
Abstract: 根据实施例,一种电子设备包括外壳,其包括第一板和背向第一板的第二板;以及基板,其设置在第一板与第二板之间,且包括面向第一板的第一面和面向第二板的第二面,其中基板包括第一导电板,其设置在第一绝缘层上并面向第二面;导电图案,其设置在第二绝缘层上,其中第二导电层位于第一导电层与第一面之间;第二导电板,其设置在第二绝缘层与第一面之间的第三绝缘层上,并且当从第二面上方观察第二板时,第二板至少部分地与第一导电板交叠;接地板,其设置在第四绝缘层上,其中第四绝缘层位于第三绝缘层与第一面之间;导电通路,其被构造为穿过第三绝缘层和第四绝缘层,并与导电图案电连接;以及无线通信电路,其与导电通路电连接,且被配置为发送/接收频带在20GHz至100GHz范围内的至少一个信号。
-
公开(公告)号:CN110800156A
公开(公告)日:2020-02-14
申请号:CN201880043293.8
申请日:2018-06-28
Applicant: 三星电子株式会社
Abstract: 一种天线设备包括:接地构件,其包括平面部分和沿第一方向从平面部分的一端延伸并沿第二方向布置的多个延伸部分;多个贴片型辐射器,其沿第二方向布置在平面部分上并被配置为辐射垂直极化;以及多个直辐射器,其与接地构件间隔开,分别布置成沿第一方向延伸并与多个延伸部分相邻,且被配置成辐射水平极化。
-
公开(公告)号:CN109754829A
公开(公告)日:2019-05-14
申请号:CN201811312999.8
申请日:2018-11-06
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: H03K5/13 , H03K2005/00019 , H04B1/04
Abstract: 电子电路可以包括驱动器,延迟电路,强度控制电路和加法器电路。驱动器可以基于第一信号生成第二信号。延迟电路可以将第一信号延迟与参考时间一样多,以生成第三信号。强度控制电路可以调整第三信号的幅度以生成第四信号。加法器电路可以将第二信号和第四信号相加以生成第五信号。在基于参考时间确定的第一时间间隔中,第五信号的幅度可以大于第二信号的幅度。在不与第一时间间隔重叠的第二时间间隔中,第五信号的幅度可以小于第二信号的幅度。在第二时间间隔中,第五信号的幅度可以小于第一信号的幅度。
-
公开(公告)号:CN108171660A
公开(公告)日:2018-06-15
申请号:CN201711252449.7
申请日:2017-12-01
Applicant: 三星电子株式会社
CPC classification number: G06T17/205 , G06K9/00201 , G06K9/40 , G06K9/6267 , G06T5/002 , G06F17/5018 , G06T17/20
Abstract: 一种降低结构噪声的方法、装置及基于计算机的电子系统。为降低结构噪声,所述方法包括获得表示输入结构的输入数据且通过将所述输入数据的多个结构元素中的每一个结构元素的数据分类成信号分量或噪声分量来设定边界条件。基于所述边界条件对所述输入数据执行平滑运算。通过降低所述输入结构的噪声来提供表示输出结构的输出数据。
-
公开(公告)号:CN107452709A
公开(公告)日:2017-12-08
申请号:CN201710367949.9
申请日:2017-05-23
Applicant: 三星电子株式会社
IPC: H01L23/522
CPC classification number: H01L23/5227 , H01F27/2804 , H01F38/14 , H01F2027/2809 , H01F2038/143 , H01L23/481 , H01L23/5256 , H01L23/528 , H01L25/0657 , H01L2225/06524 , H01L2225/06541 , H02J50/12 , H04B5/0037 , H04B5/0075 , H05K1/0306 , H05K1/165 , H05K3/4629 , H05K2201/09709 , H05K2201/09845 , H05K2201/10098 , H05K2201/10159 , H05K2201/10181
Abstract: 一种三维(3D)电感器结构包括:第一半导体管芯,其包括第一导电图案以及与第一导电图案间隔开的第二导电图案;堆叠在第一半导体管芯上的第二半导体管芯,第二半导体管芯包括第三导电图案、与第三导电图案间隔开的第四导电图案、穿透第二半导体管芯并将第一导电图案与第三导电图案电连接的第一穿通衬底通路(TSV)、以及穿透第二半导体管芯并将第二导电图案与第四导电图案电连接的第二TSV;以及第一导电连接图案,其被包括在第一半导体管芯中并将第一导电图案的第一端与第二导电图案的第一端电连接,或者被包括在第二半导体管芯中并将第三导电图案的第一端与第四导电图案的第一端电连接。
-
公开(公告)号:CN101859778B
公开(公告)日:2015-04-08
申请号:CN201010163558.3
申请日:2010-04-12
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/522
CPC classification number: H01L27/11578 , H01L27/115 , H01L27/11517 , H01L27/11565 , H01L27/11582
Abstract: 本发明提供一种具有三维结构的非易失性存储器件。该非易失性存储器件可以包括:单元阵列,具有三维地布置在半导体基板上的线状的多个导电图案,单元阵列彼此分离;半导体图案,从半导体基板延伸以与导电图案的侧壁交叉;公共源极区,沿导电图案延伸的方向设置在半导体图案下部分之下的半导体基板中;第一杂质区,设置在半导体基板中,使得第一杂质区沿与导电图案交叉的方向延伸以电连接公共源极区;以及第一接触孔,暴露第一杂质区的在分离的单元阵列之间的部分。
-
公开(公告)号:CN101794789A
公开(公告)日:2010-08-04
申请号:CN201010110949.9
申请日:2010-02-02
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/11551 , G11C16/0483 , H01L27/11556 , H01L29/66825 , H01L29/7881
Abstract: 本发明提供一种三维存储器器件。该三维半导体器件包括半导体衬底、以矩阵形式布置在该半导体衬底上的垂直沟道结构、设置在该半导体衬底处与该垂直沟道结构直接接触的P型半导体层以及设置在该垂直沟道结构之间的半导体衬底处的公共源极线。该公共源极线可以与该P型半导体层相接触。
-
-
-
-
-
-
-
-
-