-
公开(公告)号：CN112133701B
公开(公告)日：2025-03-25
申请号：CN202010465074.8
申请日：2020-05-27
Applicant: 三星电子株式会社
Abstract: 一种三维半导体存储器件可以包括：水平图案，设置在外围电路结构上并且彼此间隔开；存储器结构，分别设置在水平图案上，每个存储器结构包括存储单元的三维布置。穿透绝缘图案和分离结构可以使水平图案彼此隔离。贯通过孔可以延伸穿过穿透绝缘图案，以将外围电路结构的逻辑电路连接到存储器结构。
-
公开(公告)号：CN109326606B
公开(公告)日：2024-09-06
申请号：CN201810856293.1
申请日：2018-07-27
Applicant: 三星电子株式会社
Abstract: 一种垂直存储器件被提供。该垂直存储器件包括衬底、第一栅电极、沟道、第一布线和第二布线。衬底包括单元区域和外围电路区域。第一栅电极在衬底的单元区域上在第一方向上彼此间隔开，第一方向基本上垂直于衬底。沟道在单元区域上在第一方向上延伸穿过第一栅电极的一部分。第一布线形成在单元区域上，并且设置在第一层级处，该第一层级在第一方向上比其上分别形成第一栅电极的栅电极层级更高。第二布线形成在外围电路区域上，并且设置在第一层级处和在比栅电极层级更高的第二层级处。
-
公开(公告)号：CN111146207B
公开(公告)日：2024-08-20
申请号：CN201911043745.5
申请日：2019-10-30
Applicant: 三星电子株式会社
Abstract: 公开了三维半导体存储器件及其制造方法。所述三维半导体存储器件包括：衬底，所述衬底包括单元阵列区域和连接区域；电极结构，所述电极结构包括交替堆叠在所述衬底上的多个电极和多个介电层，并且在所述连接区域上具有阶梯结构；以及蚀刻停止图案，所述蚀刻停止图案覆盖所述电极结构的所述阶梯结构。当在俯视图中观察时，所述电极结构和所述蚀刻停止图案在平行于所述衬底的顶表面的第一方向上延伸。所述电极结构在平行于所述衬底的顶表面并且与所述第一方向相交的第二方向上具有第一宽度。所述蚀刻停止图案在所述第二方向上具有第二宽度。所述第二宽度小于所述第一宽度。
-
公开(公告)号：CN109148462B
公开(公告)日：2024-03-29
申请号：CN201810677598.6
申请日：2018-06-27
Applicant: 三星电子株式会社
Abstract: 公开了一种三维半导体存储器装置，其包括在衬底上在第一方向上排列的第一沟道组至第三沟道组。第一沟道组至第三沟道组在衬底上沿着第二方向彼此间隔开。第一沟道组至第三沟道组中的每一个包括在垂直于衬底的顶表面的第三方向上延伸的多个竖直沟道。第一沟道组和第二沟道组在第二方向上彼此邻近并且在第二方向上以第一距离间隔开。第二沟道组和第三沟道组在第二方向上彼此邻近并且以小于第一距离的第二距离间隔开。
-
公开(公告)号：CN108538815B
公开(公告)日：2023-01-31
申请号：CN201810075440.1
申请日：2018-01-25
Applicant: 三星电子株式会社
Abstract: 提供了一种在半导体衬底上包括电阻器结构的半导体器件。所述电阻器结构包括焊盘部分和连接所述焊盘部分的电阻器主体。焊盘部分均具有比电阻器主体的宽度大的宽度。焊盘部分均包括焊盘图案和覆盖焊盘图案的侧壁和下表面的衬里图案。所述电阻器主体从所述衬里图案横向地延伸。所述焊盘图案包括与所述电阻器主体和所述衬里图案不同的材料。
-
Patent Agency Ranking
公开(公告)号：CN115513216A
公开(公告)日：2022-12-23
申请号：CN202210679715.9
申请日：2022-06-15
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11524 , H01L27/11526 , H01L27/11548 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 公开了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括：基底；栅电极，在垂直于基底的上表面的第一方向上堆叠并彼此间隔开；分离区域，穿透栅电极，沿垂直于第一方向的第二方向延伸，并且在垂直于第一方向和第二方向的第三方向上彼此间隔开；沟道结构，沿第三方向布置成列，沿第二方向布置成行，并且在分离区域之间穿透栅电极；以及位线，在沟道结构上沿第三方向延伸。沟道结构包括第一组沟道结构，第一组沟道结构重复布置并且包括以第一节距和小于第一节距的第二节距依次布置的三个列，并且位线在第二方向上以小于第二节距的至少一个节距布置。
-
公开(公告)号：CN114582881A
公开(公告)日：2022-06-03
申请号：CN202111128617.8
申请日：2021-09-26
Applicant: 三星电子株式会社
IPC: H01L27/1157 , G11C16/04
Abstract: 提供了非易失性存储器装置和包括其的数据存储系统。所述非易失性存储器装置包括：第一结构，包括至少一个第一存储器平面；以及第二结构，接合到第一结构并且包括至少一个第二存储器平面，其中，包括在第一结构中的所述至少一个第一存储器平面的数量与包括在第二结构中的所述至少一个第二存储器平面的数量不同。
-
公开(公告)号：CN114497067A
公开(公告)日：2022-05-13
申请号：CN202110957498.0
申请日：2021-08-19
Applicant: 三星电子株式会社
IPC: H01L27/11573
Abstract: 一种半导体器件，包括：单元区域，包括第一衬底、第一衬底上的栅电极、穿过栅电极延伸的沟道结构、单元接触插塞、贯通接触插塞和第一接合焊盘；第一外围电路区域，包括所述第一接合焊盘上的第二接合焊盘；第二外围电路区域，连接到第一外围电路区域；以及第二衬底，在第一外围电路区域与第二外围电路区域之间，第二衬底包括第一外围电路区域中的第一表面和第二外围电路区域中的第二表面，其中，第二外围电路区域包括第二表面上的器件；以及，穿过第二衬底竖直地延伸并且连接到第一外围电路区域的贯通电极。
-
公开(公告)号：CN114464625A
公开(公告)日：2022-05-10
申请号：CN202111290186.5
申请日：2021-11-02
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11521 , H01L27/11582 , H01L27/11568
Abstract: 提供了半导体器件和包括其的数据存储系统，所述半导体器件包括：衬底；下堆叠结构，所述下堆叠结构位于所述衬底上，并包括彼此分开地堆叠的下栅电极；上堆叠结构，所述上堆叠结构位于所述下堆叠结构上，并包括彼此分开地堆叠的上栅电极；下沟道结构，所述下沟道结构穿透所述下堆叠结构，并包括下沟道层和位于所述下沟道层上的下沟道绝缘层，所述下沟道绝缘层围绕下缝隙；以及上沟道结构，所述上沟道结构穿透所述上堆叠结构并包括上沟道层和位于所述上沟道层上的上沟道绝缘层，所述上沟道绝缘层围绕上缝隙。所述下缝隙的宽度大于所述上缝隙的宽度，并且所述下沟道绝缘层的厚度大于所述上沟道绝缘层的厚度。
-
公开(公告)号：CN114446983A
公开(公告)日：2022-05-06
申请号：CN202111083772.2
申请日：2021-09-15
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种半导体器件，包括：下电路图案，位于下基板上；下接合图案，位于下电路图案上，所述下接合图案包括导电材料并电连接到下电路图案；上接合图案，位于下接合图案上并接触下接合图案，并且包括导电材料；无源器件，位于上接合图案上，并且包括导电材料且接触上接合图案中的一个；栅电极结构，位于无源器件上，包括在第一方向上彼此间隔开的栅电极，每个栅电极在第二方向上延伸，并且栅电极在第二方向上的延伸长度以阶梯方式从最下层级向最上层级增加；通道，延伸穿过栅电极结构的至少一部分；以及上基板，位于通道上。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.035 seconds)
