晶圆曝光投影图的设定方法及系统

    公开(公告)号:CN111830793B

    公开(公告)日:2023-07-18

    申请号:CN202010575069.2

    申请日:2020-06-22

    Abstract: 本申请公开了一种晶圆曝光投影图的设定方法及系统,该方法包括:生成覆盖晶圆在第一方向上的上下边缘的矩形曝光投影图;所述曝光投影图具有若干行和列的矩形投影块,每一所述投影块包括若干行和列的投影单元;沿着所述第一方向移动同一行或同一列的投影块,使得所述同一行或同一列的投影块位于所述晶圆内的投影单元数量增加。本申请提供的晶圆曝光投影图的设定方法,设定的晶圆曝光投影图,在只改变曝光投影图的形状而不变更工艺流程的情况下就可以增加有效投影单元的个数,从而增加了曝光投影后的晶圆上有效裸片的个数,从而避免了晶圆浪费,提高了晶圆利用率,降低了生产成本。

    一种扩散炉氮化工艺的残留物清除方法

    公开(公告)号:CN114737255B

    公开(公告)日:2023-06-16

    申请号:CN202110019365.9

    申请日:2021-01-07

    Abstract: 本发明涉及一种扩散炉氮化工艺的残留物清除方法,在所述扩散炉连续对不同半导体器件进行氮化处理的过程中,在所述扩散炉内没有半导体器件的时间段内,进行以下步骤:升温过程:升高所述扩散炉内的温度至第一预设温度,所述第一预设温度高于氮化处理过程的最高温度;通入气体过程:在第一预设时间内向所述扩散炉内通入清除气体;在第二预设时间内向所述扩散炉内通入吹扫气体;降温过程:降低所述扩散炉内的温度至第二预设温度,所述第二预设温度低于氮化处理过程的最高温度。本发明有效去除石英表面附着的粉末或颗粒状的残留物,消除残留物掉落在晶片表面的现象,延长PM周期。

    半导体研磨垫及制备方法
    34.
    发明授权

    公开(公告)号:CN114589619B

    公开(公告)日:2023-04-25

    申请号:CN202011397105.7

    申请日:2020-12-03

    Abstract: 本发明提供一种半导体研磨垫,包括:研磨垫主体;孔结构,均匀分布在所述研磨垫主体内,所述孔结构与所述研磨垫主体的界面具有褶皱。还提供一种半导体研磨垫制备方法,包括:将粉末状态的分散体进行处理,以使所述分散体表面形成划痕;将表面具有划痕的分散体投入液体状态的研磨垫主体材料中,以形成分散体与所述研磨垫主体材料的混合物;将所述混合物进行固化并成型,以形成研磨垫。本发明提供的半导体研磨垫能够提高研磨垫对抛光液的吸收量,提高研磨效率。

    用于曝光设备的调整装置、方法及曝光设备

    公开(公告)号:CN111443577B

    公开(公告)日:2023-04-07

    申请号:CN202010270647.1

    申请日:2020-04-08

    Abstract: 本公开提供一种用于曝光设备的调整装置、方法及曝光设备。所述调整装置用于对工件台上放置的基板进行调整,所述基板表面预先被划分为多个测量区域,其包括:在光路上依次设置的光源、投影光栅、可调节反射镜、探测光栅和探测器模块;光源发出的光束经过投影光栅形成具有预设光斑图案的光束后,到达可调节反射镜;所述可调节反射镜将光束调整后照明所述工件台上放置的基板表面对应的测量区域;从所述基板表面反射的光束经所述探测光栅到达所述探测器模块;所述探测器模块根据探测到的光束信息计算调焦调平参数。该调整装置可以准确地对基板偏离量进行校正,可以减少曝光前的调焦调平时间,使得曝光设备的工作效率得到提升。

    建立光学邻近校正模型的方法及光学邻近校正的方法

    公开(公告)号:CN115755528A

    公开(公告)日:2023-03-07

    申请号:CN202111034437.3

    申请日:2021-09-03

    Abstract: 本申请公开了一种建立光学邻近校正模型的方法及光学邻近校正的方法。该建立光学邻近校正模型的方法,包括:针对设计好的各图案,根据各图案之间的密切系数来划分图案组;分别为划分好的每个图案组建立相匹配的光学邻近校正模型;其中,密切系数包括图案形状异同、图案密度、图案与自身周围图案的距离以及图案功能异同中的至少一个参数。本公开的建立光学邻近校正模型的方法,根据各图案之间的密切系数来划分图案组,分别为划分好的每个图案组建立相匹配的光学邻近校正模型,大大提高了各图案组所对应的光学邻近校正模型的匹配度,从而能够实现在利用各光学邻近校正模型对相匹配的图案组进行图案模型化时降低图案模型化时产生的误差和不良率。

    DRAM器件及其制造方法
    37.
    发明授权

    公开(公告)号:CN111653567B

    公开(公告)日:2023-01-06

    申请号:CN202010485980.4

    申请日:2020-06-01

    Abstract: 本发明涉及一种DRAM器件及其制造方法,属于半导体技术领域,解决了现有技术中厚Si3N4层会降低H离子的渗透率,影响氢退火的效果的问题。DRAM器件包括:半导体衬底,包括存储区和外围区;沟槽,嵌入所述存储区和所述外围区之间;刻蚀阻挡层,位于所述沟槽中;隔离区,位于所述沟槽中的所述刻蚀阻挡层上方;以及着陆焊盘,位于存储区中,其中,所述刻蚀阻挡层延伸到所述着陆焊盘上。实现了提高H离子的渗透率并改善氢退火的效果。

    存储器芯片测试的失效比特图制作方法、装置及电子设备

    公开(公告)号:CN115346589A

    公开(公告)日:2022-11-15

    申请号:CN202110517604.3

    申请日:2021-05-12

    Abstract: 本申请公开了一种存储器芯片测试的失效比特图制作方法、装置及电子设备。该方法包括:将被测试存储器芯片的每个存储库划分为第一数目个单位区域;从所述芯片中任选一个未被测试的存储库,在第一存储器中确定一存储空间,将存储空间划分为第一数目个单元;依次对被选的存储库中的各单位区域进行测试;根据在一个单位区域内检测到第一个失效比特,即在存储空间中标记出失效单元;根据被选的存储库中所有单位区域均被测试完成,转向从所述芯片中任选一未被测试的存储库,直至所述芯片中的存储库均被测试完为止;利用各失效单元构建第一失效比特图。本申请的方法大大简化了制作流程,缩短了失效比特图的制作耗时,提高了工作效率,降低了生产成本。

    电容器、半导体器件、电子设备及其制造方法

    公开(公告)号:CN115206970A

    公开(公告)日:2022-10-18

    申请号:CN202110396408.5

    申请日:2021-04-13

    Abstract: 本申请涉及一种电容器结构,包括:半导体基底;位于半导体基底上的多个存储节点接触部;每个所述存储节点接触部上设有一个半包围结构的下电极,并且每两个相对的所述半包围结构的下电极形成一对围绕上电极的下电极对;所述下电极对的两个相对的下电极和所述上电极三者之间彼此被介电层隔开。本申请中的制造方法得到的电容器及半导体器件,能够在保证电容器存储单位存储能力等器件性能前提下,有效减少制造工艺的难度,并且在简化工艺的基础上,突破了传统6F2沟槽工艺方式的限制,从而减小了电容器之间的间隙,制备得到比现有电容器更小的尺寸,提高了半导体器件的集成度。

    半导体器件TEM样品制备及测量方法

    公开(公告)号:CN115201238A

    公开(公告)日:2022-10-18

    申请号:CN202110395088.1

    申请日:2021-04-13

    Inventor: 李德元 余嘉晗

    Abstract: 本申请涉及TEM样品的制备及半导体器件中空气隙关键尺寸的测量方法,包括步骤:提供晶圆,所述晶圆上包括至少具有空气隙的待检测区域;切割所述晶圆以得到包括所述待检测区域的样片;对所述样片进行研磨减薄;实施高能量的FIB处理对所述样片进行粗减薄,直至将所述空气隙剖开;将填充材料填充至所述空气隙中;实施低能量的FIB处理对所述样片进行精减薄,以最终得到TEM样品,并观测其空气隙的关键尺寸。采用环氧树脂来填充空气隙,能够在FIB处理的过程中有效减少空气隙的形貌变形,改善测量分析的质量,提高关键尺寸的测量精度;同时,采用先FIB粗减薄、在填充环氧树脂之后再FIB精减薄相结合的工艺,进一步较少FIB造成的损伤和形貌变形,从而提高测量精度。

Patent Agency Ranking