紧急按钮装置及具有其的设备

    公开(公告)号:CN112071685B

    公开(公告)日:2023-06-16

    申请号:CN202010702042.5

    申请日:2020-07-21

    Abstract: 本申请属于电气装置技术领域,具体涉及一种紧急按钮装置及具有其的设备,该紧急按钮装置包括壳体,壳体内设置有第一电连接结构,紧急按钮装置还包括升降组件,升降组件的一端伸至壳体内,且升降组件的一端设置有与第一电连接结构对应的第二电连接结构,升降组件处于下降状态时,第二电连接结构与第一电连接结构配合使紧急按钮装置处于正常状态,升降组件处于上升状态时,第二电连接结构与第一电连接结构配合使紧急按钮装置处于紧急状态。根据本申请的紧急按钮装置,升降组件处于下降状态时紧急按钮装置处于正常状态,升降组件处于上升状态时紧急按钮装置处于紧急状态,以此减少由于失误按压紧急按钮装置导致紧急按钮装置进入紧急状态的现象。

    半导体设备自动化维护检测系统以及方法

    公开(公告)号:CN115078941A

    公开(公告)日:2022-09-20

    申请号:CN202110267691.1

    申请日:2021-03-12

    Abstract: 本发明提供的一种半导体设备自动化维护检测系统以及方法,涉及半导体技术领域,包括:获取单元用于获取半导体设备中包含的工艺单元的列表信息;记录单元用于获取每个工艺单元的维护记录,并根据该维护记录生成历史维护信息;处理单元用于根据历史维护信息对全部工艺单元进行分类,并根据该分类的结果生成分类维护信息;计划单元用于根据分类维护信息对每个工艺单元生成对应的维护计划,并根据维护计划生成维护控制信息。在上述技术方案中,在自动控制下可以保证不同工艺单元中的零部件均能够得到及时且正确的维护检测控制,保证零部件在发生问题前得到及时的维护处理,保证半导体设备能够正常运转,形成良好的工作状态。

    双大马士革结构成形方法
    7.
    发明公开

    公开(公告)号:CN114566427A

    公开(公告)日:2022-05-31

    申请号:CN202011355394.4

    申请日:2020-11-27

    Abstract: 本发明提供的涉及半导体技术领域,尤其是涉及一种双大马士革结构成形方法,包括如下步骤:在介质层上设置一层光刻胶层,在该光刻胶层上设置阻挡层,在该阻挡层上设置另一层光刻胶层,两层所述光刻胶层采用不同的显影技术;对其中一层所述光刻胶层曝光处理,并在曝光后的该光刻胶层和所述阻挡层上显影成像;对另一层所述光刻胶层曝光处理,并在曝光后的该另一层光刻胶层上显影成像。在上述技术方案中,该双大马士革结构成形方法是连续进行两次光刻工艺,光刻工艺后仅需要在进行一次刻蚀工艺即可,减少了操作的步骤,有效降低了产出和设备投资费用,降低了成本。

    恒温控制系统及具有其的涂布显影装置

    公开(公告)号:CN114253311A

    公开(公告)日:2022-03-29

    申请号:CN202011017833.0

    申请日:2020-09-24

    Abstract: 本申请涉及一种恒温控制系统及具有其的涂布显影装置。恒温控制系统包括:输水管路;恒温控制器,在恒温控制器的内部设置有内部水路,输水管路和内部水路连接以形成水循环回路,在恒温控制器的内部还设置有布置在内部水路上的真空泵。本申请提出的恒温控制系统,其输水管路和恒温控制器的内部管路连接,从而形成水循环回路,输水管路和在其中循环流动的恒温水,用于保证涂布显影装置中的光刻胶或显影液处于恒温的状态。本申请中的恒温控制系统以真空泵作为水循环的动力源,以真空泵作为水循环的动力的方式,将现有的给水加压的方式改变为给水减压的方式,由此使得输水管路不易发生泄漏,进而可以避免因泄漏而导致产品质量事故的问题。

    一种组合式套刻标记、使用套刻标记测量套刻误差的方法

    公开(公告)号:CN114167694A

    公开(公告)日:2022-03-11

    申请号:CN202010948697.0

    申请日:2020-09-10

    Abstract: 本公开提供了一种组合式套刻标记、使用套刻标记测量套刻误差的方法,该套刻标记包括当层比较标记和前层基准标记。当层比较标记包括第一比较标记和形成于第一比较标记周围的第二比较标记,前层基准标记包括第一基准标记和形成于第一基准标记周围的第二基准标记。第一比较标记与第一基准标记可上下对应地设置,第二比较标记与第二基准标记上下对应地设置。该测量方法包括:利用第一比较标记和第一基准标记测量出第一套刻误差,利用第二比较标记和第二基准标记测量出第二套刻误差,根据第一套刻误差和/或第二套刻误差确定误差测量结果。本公开通过组合式两种套刻标记提高套刻误差测量可靠性,保证测量精度的前提下有效提高套刻误差的测量精度。

    半导体结构的制作方法及电子设备

    公开(公告)号:CN113964036B

    公开(公告)日:2024-04-05

    申请号:CN202010707616.8

    申请日:2020-07-21

    Abstract: 本公开提供一种半导体结构的制作方法及电子设备,所述方法包括:提供半导体衬底,半导体衬底上形成有至少两个栅堆叠;在半导体衬底上淀积非晶碳层,非晶碳层覆盖栅堆叠;在非晶碳层上形成掩模图形,以露出目标部位的非晶碳层的顶表面;使用掩模图形作为刻蚀掩模,刻蚀该非晶碳层,以去除目标部位的非晶碳层并露出目标栅堆叠;以目标栅堆叠为掩模,对目标栅堆叠两侧的半导体衬底进行Halo离子注入,形成Halo离子注入区;进行后续加工形成半导体结构。本公开由于光刻胶不在栅极图案上直接涂布,因而不会在栅极断差处形成光刻胶残余,也就是说可以从根本上消除光刻胶残余对Halo离子注入的影响。

Patent Agency Ranking