公开(公告)号：CN103681665B

公开(公告)日：2016-12-28

申请号：CN201310375874.0

申请日：2013-08-26

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  中村和敏 ,  押野雄一 ,  二宫英彰 ,  池田佳子

IPC: H01L27/06

CPC classification number: H01L29/7393 ,  H01L29/0696 ,  H01L29/36 ,  H01L29/66348 ,  H01L29/7397

Abstract: IGBT区域设在第1电极上，作为IGBT发挥功能。二极管区域设在第1电极上，作为二极管发挥功能。边界区域设在IGBT区域与二极管区域之间，邻接于IGBT区域和二极管区域。第1导电型的集电区层设于IGBT区域及边界区域，在IGBT区域作为IGBT的集电区发挥功能。第2导电型的阴极层与集电区层分开设置在二极管区域，作为二极管的阴极发挥功能。第2导电型的漂移层在IGBT区域、边界区域以及二极管区域中设在集电区层及阴极层的与第1电极相反的一侧。第1导电型的扩散层在边界区域设在漂移层的与第1电极相反的一侧。

公开(公告)号：CN105990411A

公开(公告)日：2016-10-05

申请号：CN201510101196.8

申请日：2015-03-06

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  田中文悟

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/0696 ,  H01L27/0727 ,  H01L29/0603 ,  H01L29/08 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/7397 ,  H01L29/861

Abstract: 半导体装置，包含：第1电极；第1导电型的第1半导体层，设置在第1电极的上方；第2电极；第2导电型的第2半导体层，设置在第1区域内、且第1电极上；第2导电型的第3半导体层，设置在第1区域内、且第1半导体层上；第1导电型的第4半导体层，选择性地设置在第3半导体层上；栅极电极，隔着栅极绝缘膜而设置在第1半导体层、第3半导体层、及第4半导体层内；第1导电型的第5半导体层，设置在与第1区域相邻的第2区域内、且第1电极上；第2导电型的第6半导体层，设置在第2区域内、且第1半导体层上；及第2导电型的第7半导体层，具有位于比栅极绝缘膜及第6半导体层的底部更靠第1电极侧的底部。

公开(公告)号：CN104934485A

公开(公告)日：2015-09-23

申请号：CN201410449002.9

申请日：2014-09-04

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  三须伸一郎 ,  末代知子 ,  安原纪夫

IPC: H01L29/868

CPC classification number: H01L29/7395 ,  H01L29/0649 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/66136 ,  H01L29/7391 ,  H01L29/868

Abstract: 本发明提供一种恢复时间短并且恢复时的安全动作区域更广的半导体装置。实施方式的半导体装置包括：第一电极；第二电极；第一导电型的第一半导体区域，其设置在所述第一电极与所述第二电极之间，并且与所述第一电极接触；第二导电型的第二半导体区域，其设置在所述第一半导体区域与所述第二电极之间；绝缘区域，其从所述第二电极向所述第一半导体区域侧延伸；以及第一导电型的第三半导体区域，其设置在所述第二半导体区域与所述绝缘区域之间的至少一部分，并且与第一半导体区域接触。

公开(公告)号：CN104518015A

公开(公告)日：2015-04-15

申请号：CN201410017484.0

申请日：2014-01-14

Applicant: 株式会社东芝

Inventor： 下条亮平 ,  中村和敏 ,  小仓常雄 ,  末代知子

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/417

CPC classification number: H01L29/0619 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/7397

Abstract: 本发明提供能够实现开关动作高速化的半导体装置，包括第一～第五半导体区域、多个控制电极、多个导电部、第一、第二绝缘膜、第一、第二电极。多个控制电极在第一半导体区域相互分离地设置。多个导电部设置在第一控制电极和第二控制电极之间。第二半导体区域设置在第一半导体区域。第三半导体区域设置在第二半导体区域。第四半导体区域设置在第一及第二半导体区域之间。第五半导体区域设置在第一半导体区域的与第二半导体区域相反的一侧。第一绝缘膜设置在各个控制电极与第一～第四半导体区域之间。第二绝缘膜设置在各个导电部与第一、第二及第四半导体区域之间。第一电极与第二、第三半导体区域及多个导电部导通。第二电极与第五半导体区域导通。

公开(公告)号：CN103681882A

公开(公告)日：2014-03-26

申请号：CN201310070350.0

申请日：2013-03-06

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  押野雄一 ,  二宮英彰 ,  中村和敏

IPC: H01L29/868 ,  H01L29/06 ,  H01L29/40

CPC classification number: H01L29/7397 ,  H01L29/0626 ,  H01L29/0688 ,  H01L29/0834 ,  H01L29/36 ,  H01L29/407 ,  H01L29/47 ,  H01L29/868

Abstract: 本发明提供破坏耐受量较高的电力半导体装置。电力半导体装置具备第一导电型的第一半导体层、第二导电型的第二半导体层、一对导电体、第二导电型的第三半导体层、第一导电型的第四半导体层、第一电极和第二电极。第一半导体层具有第一表面和第二表面，具有第一区域。第二半导体层在第一区域设在第一半导体层的第一表面。一对导电体设在一对第一沟槽内。第三半导体层在一对导电体之间设在第二半导体层的与第一半导体层相反侧的表面，具有第二导电型的杂质的浓度。第四半导体层在第一区域设在第一半导体层的第二表面上，且与其电连接，具有第一导电型的杂质的浓度。第一电极隔着层间绝缘膜设在一对导电体上。第二电极与第四半导体层电连接。

公开(公告)号：CN103681786A

公开(公告)日：2014-03-26

申请号：CN201310386727.3

申请日：2013-08-30

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子 ,  押野雄一 ,  池田佳子 ,  中村和敏 ,  下条亮平

IPC: H01L29/06 ,  H01L29/36

CPC classification number: H01L29/36 ,  H01L29/0626 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/083 ,  H01L29/0834 ,  H01L29/0839 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/402 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7806 ,  H01L29/7839 ,  H01L29/861 ,  H01L29/872

Abstract: 实施方式的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体层，设置于所述第1电极与所述第2电极之间，与所述第1电极进行欧姆接触；第1导电型的第2半导体层，包括设置于所述第1半导体层与所述第2电极之间的部分和设置于所述第1电极与所述第2电极之间并与所述第1电极进行肖特基接触的部分，所述第2半导体层的有效杂质浓度比所述第1半导体层的有效杂质浓度低；第1导电型的第3半导体层，设置于所述第2半导体层与所述第2电极之间，所述第3半导体层的有效杂质浓度比所述第2半导体层的有效杂质浓度低；以及第2导电型的第4半导体层，设置于所述第3半导体层与所述第2电极之间，与所述第2电极接触。

公开(公告)号：CN102420242A

公开(公告)日：2012-04-18

申请号：CN201110265405.4

申请日：2011-09-08

Applicant: 株式会社东芝

Inventor： 小仓常雄

IPC: H01L29/08 ,  H01L29/36 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4236

Abstract: 本发明的半导体装置，其具备第1主电极、设在第1主电极上的第1半导体层、设在第1半导体层上的第1导电型基极层、设在第1导电型基极层上的第2导电型基极层、设在第2导电型基极层上的第1导电型的第2半导体层、栅极绝缘膜、栅极电极、和第2主电极。栅极绝缘膜设在贯通第2导电型基极层而达到第1导电型基极层的沟槽的侧壁上，栅极电极设在沟槽内的栅极绝缘膜的内侧。上述第2半导体层的最大杂质浓度是上述第2导电型基极层的最大杂质浓度的10倍以内。

公开(公告)号：CN1505173A

公开(公告)日：2004-06-16

申请号：CN200310118754.9

申请日：2003-12-02

Applicant: 株式会社东芝

Inventor： 井上智树 ,  杉山公一 ,  二宫英彰 ,  小仓常雄

IPC: H01L29/861 ,  H01L29/72 ,  H01L29/78

CPC classification number: H01L29/868 ,  H01L29/0623 ,  H01L29/861 ,  H01L29/872 ,  H01L29/8725

Abstract: 本发明提供一种具有优良逆恢复特性的半导体器件，其具备：基极层，具有第1主表面和与第1主表面相对的第2主表面，由第1导电型半导体构成；第1主电极层，在第1主表面与基极层连接；控制区，贯通第1主电极层，布置在达到基极层内的槽的内部；第2主电极层，在第2主表面与基极层连接，由第1导电型半导体构成。

公开(公告)号：CN1242604A

公开(公告)日：2000-01-26

申请号：CN99110982.1

申请日：1999-06-25

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  星公弘

IPC: H01L23/62 ,  H01L21/00

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 为了将作为功率转换器件的开关的主IGBT1在50Hz～2kHz关断时产生的浪涌电压抑制在设定值以下,使用半导体缓冲器P1。半导体缓冲器P1有形成与主IGBT1并联的旁路的保护用IGBT10,和在主IGBT1的集电极与保护用IGBT10的栅极之间反方向连接的齐纳二极管ZD11。当浪涌电压超过作为齐纳二极管ZD11击穿电压的设定值,保护IGBT10导通,旁路由浪涌电压的能量产生的电流。

公开(公告)号：CN107204364B

公开(公告)日：2020-01-21

申请号：CN201710085601.0

申请日：2017-02-17

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L29/423

Abstract: 根据一个实施方式，第3电极设于第1半导体区域与第2电极之间。第4电极设于第1半导体区域与第2电极之间。第2半导体区域设于第1半导体区域与第2电极之间、以及第3电极与第4电极之间。第3半导体区域设于第2半导体区域与第2电极之间。第4半导体区域设于第1半导体区域与第2电极之间，与第2电极电连接，且隔着第4电极与第2半导体区域并列。第1绝缘膜设于第3电极与第1半导体区域、第2半导体区域、第3半导体区域、以及第2电极之间。第2绝缘膜设于第4电极与第1半导体区域、第2半导体区域、以及第4半导体区域之间。第5半导体区域设于第1电极与第1半导体区域之间。