-
公开(公告)号：CN1309093C
公开(公告)日：2007-04-04
申请号：CN200310118754.9
申请日：2003-12-02
Applicant: 株式会社东芝
IPC: H01L29/861 , H01L29/72 , H01L29/78
CPC classification number: H01L29/868 , H01L29/0623 , H01L29/861 , H01L29/872 , H01L29/8725
Abstract: 本发明提供一种具有优良逆恢复特性的半导体器件，其具备：基极层，具有第1主表面和与第1主表面相对的第2主表面，由第1导电型半导体构成；第1主电极层，在第1主表面与基极层连接；控制区，贯通第1主电极层，布置在达到基极层内的槽的内部；第2主电极层，在第2主表面与基极层连接，由第1导电型半导体构成。
-
公开(公告)号：CN1499644A
公开(公告)日：2004-05-26
申请号：CN200310120906.9
申请日：2003-10-31
Applicant: 株式会社东芝
CPC classification number: H01L29/0696 , H01L29/0619 , H01L29/0839 , H01L29/407 , H01L29/4236 , H01L29/66348 , H01L29/7394 , H01L29/7395 , H01L29/7397
Abstract: 提供一种维持低导通电压且开关特性良好的电力半导体器件。一种电力半导体器件包含：在离开第2导电类型的集电极层(3)的位置，设置用于划分主单元(MR)和伪单元(DR)的间隔来在第1导电类型的第1基极层(1)内设置的多个沟槽(4)。在主单元内设置第2导电类型的第2基极层(7)和第1导电类型的发射极层(8)，在伪单元内设置第2导电类型的缓冲层(9)。与主单元邻接的沟槽内隔着栅绝缘膜(5)设置栅电极(6)。在缓冲层和发射极层之间插入具有无穷大电阻值的缓冲电阻。在伪单元中附加有使从集电极层流入缓冲层而贮存的第1导电类型的载流子数量减少的抑制结构(9a)。
-
公开(公告)号：CN1832172A
公开(公告)日：2006-09-13
申请号：CN200610005191.6
申请日：2003-10-31
Applicant: 株式会社东芝
IPC: H01L27/02 , H01L29/739
CPC classification number: H01L29/0696 , H01L29/0619 , H01L29/0839 , H01L29/407 , H01L29/4236 , H01L29/66348 , H01L29/7394 , H01L29/7395 , H01L29/7397
Abstract: 提供一种维持低导通电压且开关特性良好的电力半导体器件。一种电力半导体器件包含：在离开第2导电类型的集电极层(3)的位置，设置用于划分主单元(MR)和伪单元(DR)的间隔来在第1导电类型的第1基极层(1)内设置的多个沟槽(4)。在主单元内设置第2导电类型的第2基极层(7)和第1导电类型的发射极层(8)，在伪单元内设置第2导电类型的缓冲层(9)。与主单元邻接的沟槽内隔着栅绝缘膜(5)设置栅电极(6)。在缓冲层和发射极层之间插入具有无穷大电阻值的缓冲电阻。在伪单元中附加有使从集电极层流入缓冲层而贮存的第1导电类型的载流子数量减少的抑制结构(9a)。
-
Patent Agency Ranking
公开(公告)号：CN1976028B
公开(公告)日：2012-02-29
申请号：CN200610162565.5
申请日：2006-11-28
Applicant: 株式会社东芝
Inventor： 井上智树
CPC classification number: H01L27/0255
Abstract: 一种ESD保护元件，其特征在于，具备：第第1导电型半导体衬底；形成在所述半导体衬底的第1主表面上的输入信号电极；形成在所述半导体衬底的第2主表面的表面区域上的第2导电型基极区域；有选择地形成在所述第1导电型半导体衬底的所述第2导电型基极区域的表面区域上的第1导电型扩散区域；形成在所述第1导电型半导体衬底的第2主表面上、与所述第1导电型扩散区域电连接的电阻层；与所述第1导电型扩散区域电连接的信号输出电极；以及与所述电阻层电连接的接地电极。
-
公开(公告)号：CN100527417C
公开(公告)日：2009-08-12
申请号：CN200610005191.6
申请日：2003-10-31
Applicant: 株式会社东芝
IPC: H01L27/02 , H01L29/739
CPC classification number: H01L29/0696 , H01L29/0619 , H01L29/0839 , H01L29/407 , H01L29/4236 , H01L29/66348 , H01L29/7394 , H01L29/7395 , H01L29/7397
Abstract: 提供一种维持低导通电压且开关特性良好的电力半导体器件。一种电力半导体器件包含：在离开第2导电类型的集电极层(3)的位置，设置用于划分主单元(MR)和伪单元(DR)的间隔来在第1导电类型的第1基极层(1)内设置的多个沟槽(4)。在主单元内设置第2导电类型的第2基极层(7)和第1导电类型的发射极层(8)，在伪单元内设置第2导电类型的缓冲层(9)。与主单元邻接的沟槽内隔着栅绝缘膜(5)设置栅电极(6)。在缓冲层和发射极层之间插入具有无穷大电阻值的缓冲电阻。在伪单元中附加有使从集电极层流入缓冲层而贮存的第1导电类型的载流子数量减少的抑制结构(9a)。
-
公开(公告)号：CN1976028A
公开(公告)日：2007-06-06
申请号：CN200610162565.5
申请日：2006-11-28
Applicant: 株式会社东芝
Inventor： 井上智树
CPC classification number: H01L27/0255
Abstract: 一种ESD保护元件，其特征在于，具备：第第1导电型半导体衬底；形成在所述半导体衬底的第1主表面上的输入信号电极；形成在所述半导体衬底的第2主表面的表面区域上的第2导电型基极区域；有选择地形成在所述第1导电型半导体衬底的所述第2导电型基极区域的表面区域上的第1导电型扩散区域；形成在所述第1导电型半导体衬底的第2主表面上、与所述第1导电型扩散区域电连接的电阻层；与所述第1导电型扩散区域电连接的信号输出电极；以及与所述电阻层电连接的接地电极。
-
公开(公告)号：CN1274027C
公开(公告)日：2006-09-06
申请号：CN200310120906.9
申请日：2003-10-31
Applicant: 株式会社东芝
CPC classification number: H01L29/0696 , H01L29/0619 , H01L29/0839 , H01L29/407 , H01L29/4236 , H01L29/66348 , H01L29/7394 , H01L29/7395 , H01L29/7397
Abstract: 提供一种维持低导通电压且开关特性良好的电力半导体器件。一种电力半导体器件包含：在离开第2导电类型的集电极层(3)的位置，设置用于划分主单元(MR)和伪单元(DR)的间隔来在第1导电类型的第1基极层(1)内设置的多个沟槽(4)。在主单元内设置第2导电类型的第2基极层(7)和第1导电类型的发射极层(8)，在伪单元内设置第2导电类型的缓冲层(9)。与主单元邻接的沟槽内隔着栅绝缘膜(5)设置栅电极(6)。在缓冲层和发射极层之间插入具有无穷大电阻值的缓冲电阻。在伪单元中附加有使从集电极层流入缓冲层而贮存的第1导电类型的载流子数量减少的抑制结构(9a)。
-
公开(公告)号：CN1505173A
公开(公告)日：2004-06-16
申请号：CN200310118754.9
申请日：2003-12-02
Applicant: 株式会社东芝
IPC: H01L29/861 , H01L29/72 , H01L29/78
CPC classification number: H01L29/868 , H01L29/0623 , H01L29/861 , H01L29/872 , H01L29/8725
Abstract: 本发明提供一种具有优良逆恢复特性的半导体器件，其具备：基极层，具有第1主表面和与第1主表面相对的第2主表面，由第1导电型半导体构成；第1主电极层，在第1主表面与基极层连接；控制区，贯通第1主电极层，布置在达到基极层内的槽的内部；第2主电极层，在第2主表面与基极层连接，由第1导电型半导体构成。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.017 seconds)
