-
公开(公告)号:CN103035279B
公开(公告)日:2015-07-08
申请号:CN201110302022.X
申请日:2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构,所述形成方法包括确定第一类传输线和第二类传输线的本征参数;基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数;基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数;根据第一等效参数确定第一类传输线在第一负载下的目标延迟;调整第二等效参数至第三等效参数,以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配;分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线,基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。
-
公开(公告)号:CN103035279A
公开(公告)日:2013-04-10
申请号:CN201110302022.X
申请日:2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构,所述形成方法包括确定第一类传输线和第二类传输线的本征参数;基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数;基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数;根据第一等效参数确定第一类传输线在第一负载下的目标延迟;调整第二等效参数至第三等效参数,以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配;分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线,基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。
-
公开(公告)号:CN102882777A
公开(公告)日:2013-01-16
申请号:CN201210369489.0
申请日:2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: H04L12/70
Abstract: 本发明提供了一种全交叉网络互连组装结构以及全交叉网络互连组装方法。根据本发明的全交叉网络互连组装结构包括:多个节点板、多个网络板以及无源中板;其中,所述多个节点板安装在所述无源中板的第一侧,所述多个网络板安装在所述无源中板的第二侧;而且,所述无源中板用作所述多个节点板与所述多个网络板之间的全交叉网络布线以及电源馈流路径,并且所述无源中板上不放置任何有源器件。所述节点板用于安装计算单元,所述网络板用于安装网络交换芯片。所述多个节点板以相互平行的方式安装在所述无源中板的第一侧。所述多个网络板以相互平行的方式安装在所述无源中板的第二侧。
-
公开(公告)号:CN102571361A
公开(公告)日:2012-07-11
申请号:CN201010593559.1
申请日:2010-12-17
Applicant: 无锡江南计算技术研究所
IPC: H04L12/04
Abstract: 本实施例公开了插件板、具有该插件板的交换机及交换机设计方法;其中交换机包括中板和多个结构相同的插件板;每个插件板包括两个端口交换芯片、一个内连交换芯片、端口连接器和中板连接器;端口交换芯片的端口被划分为数量相同的外连端口和内连端口;外连端口与端口连接器连接;内连端口分别连接每个插件板中内连交换芯片;其中需要跨插件板连接的内连端口和交换芯片的端口分别与中板连接器连接;通过中板连接器与设有连接电路的中板插接,实现不同插件板的内连端口和内连交换芯片的连接。本实施例通过有效地提高了交换机插件板的集成度和减少了插件板的使用数量,从而使得交换机的组装密度加大,进而也就有效地减小了交换机的体积。
-
公开(公告)号:CN110677043B
公开(公告)日:2021-05-28
申请号:CN201910863470.3
申请日:2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及电源控制技术领域,尤其涉及一种输出电压自适应调节的多相DCDC电源控制电路。包括CPU核心电源、处理器、自适应电压定位电路、数字环路补偿电路,CPU核心电源依据获取的处理器的检测电压与设定电压值的对比结果调节输出电压,数字环路补偿电路依据处理器的外部电压与设定电压值的对比结果补偿输出电压,自适应电压定位电路依据检测电路调节设定电压值。现有技术中,当核心电源对处理器的输出电流快速变化时,核心电源的相应速度不足,将导致输出电压波动过大。相较于现有技术,本发明通过CPU核心电源、自适应电压定位电路、数字环路补偿电路三者的配合使得当输出电流快速变化时,输出电压能够维持稳定。
-
公开(公告)号:CN110795299A
公开(公告)日:2020-02-14
申请号:CN201910861818.5
申请日:2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F11/263 , G06F7/483 , G06F7/499
Abstract: 本发明涉及计算机设计验证技术领域,具体涉及浮点验证数据空间压缩方法。本发明通过以下技术方案得以实现的:浮点验证数据空间压缩方法,对以下三个内容进行数据空间的压缩:内容一:根据浮点数据格式进行压缩;内容二:根据舍入功能点特殊值进行压缩;内容三:根据溢出功能点特殊值进行压缩;在所述内容一中,对各种浮点格式特殊值构成的排列组合作为激励内容进行验证。本发明的目的是提供一种有效的压缩验证数据空间的方法,对浮点部件进行高效模拟验证,通过对IEEE-754浮点标准和各种浮点运算算法的深入分析,建立了一套高效的模拟验证环境,在短时间内成功高效完成对浮点部件的验证。
-
公开(公告)号:CN110727339A
公开(公告)日:2020-01-24
申请号:CN201910858740.1
申请日:2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: G06F1/3206 , G06F1/3234 , G06F1/3287
Abstract: 本发明提供了一种用于多相并联工作模式电源的实时能耗管控技术,包括以下步骤:步骤一、检测负载功率;步骤二、根据负载功率制定满足用电需求的多相并联供电单元;步骤三、通过检测电路实时检测负载功耗情况;步骤四、根据负载功耗的大小计算得出多相并联供电单元所需并联的相数。本发明实现了供电单元一级的能耗管控,能拓宽供电单元的高转换效率负载区间,使供电单元在有效的负载工作区间均有较高的转换效率,有效拓宽了供电单元的高转换效率区间,使供电单元的负载适应性更强,整体转换效率更高,绿色性能指标更优。
-
公开(公告)号:CN110688815A
公开(公告)日:2020-01-14
申请号:CN201910864994.4
申请日:2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F30/3308
Abstract: 本发明提供一种基于访存码型的存储接口电路混合建模仿真方法,涉及仿真分析技术领域,该方法包括以下步骤:S1:建立包含数据组信号和地址组信号的访存信号通道模型;S2:分析并定义数据组信号和地址组信号之间的相位关系;S3:分别为数据组、地址组信号添加恰当的激励源;S4:对比分析获取导致Worst Case波形的关键因素;S5:通过正向设计解决关键影响因素,并重复执行步骤S1至S4。本发明一种基于访存码型的存储接口电路混合建模仿真方法有利于优化存储系统访存通道设计,有利于优选DDR接口电路参数组合,在设计初期能够有效规避设计风险,在运行阶段有利于实际存控故障定位。
-
公开(公告)号:CN110659144A
公开(公告)日:2020-01-07
申请号:CN201910863824.4
申请日:2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供支持请求响应多端口异步多播的高吞吐混合仲裁路由机制,属于计算机体系结构与芯片微结构技术领域。该支持请求响应多端口异步多播的高吞吐混合仲裁路由机制包括如下步骤:S1:处理器发出的单FLIT请求/响应包在仲裁过程中,采用2+x级的混合仲裁机制以得到第一预设单FLIT请求/响应包;S2:在路由接口协议中设计用以支持第一预设单FLIT请求/响应包的多播传输的多播机制,第一预设单FLIT请求/响应包在各输出端口异步传输,各个输出端口在整个多播未完成时处理在该输出端口的后续来包,同时输入端口更新多播信号,当所有目标输出端口传输完成后释放第一预设单FLIT请求/响应包。本发明中异步多播发送匹配混合仲裁机制,两者相结合提升吞吐率。
-
公开(公告)号:CN110620965A
公开(公告)日:2019-12-27
申请号:CN201910867711.1
申请日:2019-09-14
Applicant: 无锡江南计算技术研究所
IPC: H04Q11/00
Abstract: 本发明提供的一种576端口交换机的互连结构及设置方法,通过设置多个水平插件板,并在水平插件板的三个端面分设带光纤端口的光纤插座板来提高壳体的空间利用率,从而实现了交换机光纤端口数量的扩展;本发明通过在第一连接中板两端面设置与其内部正交连接器相通的第一通孔,进而通过第一通孔使水平插件板与垂直插件板的相应信号端相连,同时第一通孔的深度设置为刚好与第一连接中板的相应正交连接器信号针相连,从而避免了寄生电容的产生,维护了信号传输质量。
-
-
-
-
-
-
-
-
-