公开(公告)号：CN113642723A

公开(公告)日：2021-11-12

申请号：CN202110863399.6

申请日：2021-07-29

Applicant: 安徽大学

Inventor： 代月花 ,  王旭 ,  冯哲 ,  胡古月 ,  邹建勋 ,  杨菲 ,  强斌 ,  朱成龙

IPC: G06N3/063 ,  G06N3/04 ,  G06N3/08

Abstract: 本发明公开了一种实现原‑异位训练的GRU神经网络电路，所述电路包括3个M+N+1行M列个忆阻器构成的阵列，以及多个模拟乘法器和加法器，其中每个忆阻器阵列的下方均连接有由电阻和运放构成的反向比例电路，每个阵列都形成下方的运算结构；对于左边的忆阻器阵列，每列输出电压经过反向比例电路后输出电压与前一时刻的输出电压经过模拟乘法器后得到结果，该结果再输入至右边忆阻器阵列的横向输入端；前一时刻电压与中间忆阻器阵列每列输出电压经过模拟乘法器运算后，结果输出至加法器；最终加法器输出的电压，用于下一时刻的输入。该电路能够解决GRU神经网络电路异位训练映射误差大，原位训练结构复杂且抗噪能力弱的问题。

公开(公告)号：CN119893328A

公开(公告)日：2025-04-25

申请号：CN202510391678.5

申请日：2025-03-31

Applicant: 安徽大学 ,  合肥中科君达视界技术股份有限公司

Inventor： 赵强 ,  党世祺 ,  彭春雨 ,  强斌 ,  李鑫 ,  李志刚 ,  郝礼才 ,  蔺智挺 ,  吴秀龙 ,  潘大伟 ,  夏梦清

IPC: H04N25/772 ,  H04N25/78

Abstract: 本发明涉及图像传感器设计技术领域，具体公开了带有预判断逻辑的SAR‑SS型ADC电路、模块。本发明在数字相关多采样的基础上采用SAR‑SS混合架构来将对两列像素信号{Vref,n}、{Vsig,n}的12bit量化分解成通过SAR‑ADC部进行粗量化、SS‑ADC部进行细量化，在实现低噪声的情况下提升了ADC的整体量化速度、且比采用单一架构SS型ADC的传统CMS ADC功耗更低。本发明的电路设置了预判断逻辑部，来对是否需要对像素读出信号Vsig,2进行粗量化进行判断，以减少粗量化的不必要耗时及功耗，进一步提升了ADC的整体速度和功耗。

公开(公告)号：CN119299881B

公开(公告)日：2025-03-04

申请号：CN202411814242.4

申请日：2024-12-11

Applicant: 安徽大学

Inventor： 赵强 ,  徐寄涛 ,  李鑫 ,  李志刚 ,  强斌 ,  彭春雨 ,  吴秀龙 ,  蔺智挺

IPC: H04N25/78 ,  H04N25/616 ,  H04N25/709 ,  H04N25/571

Abstract: 本发明属于集成电路领域，具体涉及一种全局同步及局部异步的单斜ADC及CMOS图像传感器。其包括：时序控制电路、动态斜坡发生器、行判断模块、列读出电路和列判断模块。时序控制电路用于使得各像素单元在量化过程中的总转换时间保持一致。行判断模块用于确定自适应斜坡的摆幅范围；列读出电路结合各个阶段的量化结果生成最终的像素值；列判断模块用于在像素多采样量化阶段根据各个像素单元的全量程量化结果生成控制动态斜坡发生器和列读出电路的使能信号，必要时将电路关闭，以降低整体电路的功耗。本发明解决了现有的单斜ADC采用自适应相关多采样机制的情况下仍然存在的整体帧率差异较大的问题。

公开(公告)号：CN119483593A

公开(公告)日：2025-02-18

申请号：CN202510065555.2

申请日：2025-01-16

Applicant: 安徽大学

Inventor： 赵强 ,  江海滨 ,  强斌 ,  李鑫 ,  李志刚 ,  郝礼才 ,  彭春雨 ,  卢文娟 ,  蔺智挺 ,  吴秀龙

IPC: H03M1/08 ,  H03M1/12

Abstract: 本发明涉及图像传感器设计技术领域，具体涉及用于CIS的高速Pipe‑SAR‑ADC电路及模块。本发明的电路首先通过CDS‑PGA部对输入信号进行采样保持、增益放大、引入固定偏移，得到差分信号；再通过第一级SAR‑ADC部对差分信号进行6bit量化，得到6位数值码及残差信号；接着通过MDAC部将残差信号进行放大，得到放大信号；然后通过第二级SAR‑ADC部对到放大信号进行7bit量化，得到7位数值码；最后通过冗余校准部依据6位数值码、7位数值码进行冗余校准得到最终的12位数字码。本发明不仅能够满足更高的输入信号范围、更高的信噪比，而且降低了噪声、消除了失调电压，能够实现高速、低噪声及高分辨率。

公开(公告)号：CN119070816A

公开(公告)日：2024-12-03

申请号：CN202411112107.5

申请日：2024-08-14

Applicant: 安徽大学

Inventor： 戴成虎 ,  刘泽毅 ,  赵强 ,  彭春雨 ,  强斌 ,  关立军 ,  蔺智挺 ,  吴秀龙

IPC: H03M1/00 ,  H03M1/36 ,  H03M1/12

Abstract: 本发明属于集成电路领域，具体涉及一种单端比较器、多比特SAR‑ADC电路及其芯片。单端比较器包括三个PMOS管P0～P2，三个NMOS管N0～N2，一个电容C，三个传输门TG1～TG3。电路中，P1和N1构成第一反相器，P2和N2构成第二反相器；P0作为第一反相器与电源VDD之间的传输管；N0作为第一反相器与地端GND之间的传输管。两个反相器级联。第一反相器的输入端接在电容的上极板上，第二反相器的输出端OUT用于输出比较结果。其中一个传输门用于将电容上极板的初始电压置位阈值电压，另外两个传输门用于将电容下级板在输入信号Vin和参考电压Vref之间进行切换。相比传统比较器，本发明的比较器和ADC电路的静态功耗更低，可以降低存算电路的总体功耗。

公开(公告)号：CN117375617A

公开(公告)日：2024-01-09

申请号：CN202311426060.5

申请日：2023-10-30

Applicant: 安徽大学

Inventor： 王甲飞 ,  俞书航 ,  杜妍 ,  李文浩 ,  郭益新 ,  李超凡 ,  石冰清 ,  强斌 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: H03M1/12 ,  H04N25/40

Abstract: 本发明涉及模数转换器技术领域，更具体的，涉及一种用于CMOS图像传感器的两步式列级模数转换器。本发明的两步式列级模数转换器包括：公共开关模块、斜坡发生器、N个相同结构的列级电路单元。本发明将快闪ADC和单斜ADC进行电路结构和功能上的融合，一方面基于快闪ADC功能状态对信号电压Vsig进行粗量化并存储在存储电容中、将高2位数字码转换结果存入锁存器，另一方面，基于单斜ADC功能状态对信号电压Vsig进行细量化得到低10位数字码并存入静态存储器，从而完成对12bit的整个转换。本发明的转换器可以缩短量化时间，并提高转换速度，解决了现有传统单斜ADC转换速度低、量化时间长、转换周期长的问题。

公开(公告)号：CN116913342A

公开(公告)日：2023-10-20

申请号：CN202311176711.X

申请日：2023-09-13

Applicant: 安徽大学

Inventor： 强斌 ,  董琛 ,  高梦雅 ,  彭春雨 ,  卢文娟 ,  赵强 ,  蔺智挺 ,  吴秀龙

IPC: G11C11/412 ,  G06F15/78 ,  G11C7/18 ,  G11C8/14 ,  G11C11/417

Abstract: 本发明涉及具有存内布尔逻辑运算功能的存储电路及其模块、芯片。存储电路包括两个存储单元、运算电路。运算电路包括NMOS晶体管N5、N6、N11、N12。N5的栅极电连第一存储单元的一个存储节点，而源极电连N11的源极、漏极电连N6的漏极并形成运算输出节点。N6的栅极电连第一存储单元的另一个存储节点，而源极电连N12的源极。N11的漏极、N12的漏极分别电连第二存储单元的两个存储节点，N11、N12的栅极分别受控于使能信号。本发明通过利用原有的两个存储单元设计分离控制的一组信号接口，做到同一个电路结构可以输出两种不同的逻辑信号，因而能耗低、运算灵活。

公开(公告)号：CN116168736B

公开(公告)日：2023-06-23

申请号：CN202310409612.5

申请日：2023-04-18

Applicant: 安徽大学

Inventor： 彭春雨 ,  陆逸笑 ,  卢文娟 ,  强斌 ,  刘立 ,  关立军 ,  戴成虎 ,  吴秀龙

IPC: G11C7/06 ,  G11C11/419

Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于上交叉耦合的自适应关断型SRAM灵敏放大器电路，以及基于该电路设计的灵敏放大器模块。本发明提供了基于上交叉耦合的自适应关断型SRAM灵敏放大器电路，结构简洁明了，方便实现。本发明采用上交叉耦合部与输入电路部直接串联的结构，避免了VDD到地串联过多MOS管导致输出电压余量较小的问题，同时实现了核心的数据放大功能。本发明采用自关断位线部来根据输出节点A0、A1电压变化，自适应地切断非目标位线与相应输入电路部中间节点的连接，断开非目标位线对输出节点的影响，从而降低失调电压和放大延时。

公开(公告)号：CN115985366A

公开(公告)日：2023-04-18

申请号：CN202310039992.8

申请日：2023-01-12

Applicant: 安徽大学

Inventor： 卢文娟 ,  于天祺 ,  周子璇 ,  刘立 ,  强斌 ,  刘念龙 ,  吴秀龙

IPC: G11C11/419 ,  G11C16/04

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及一种具有高写噪声容限的MOSFET‑TFET混合型11T‑SRAM单元电路，和采用了该种11T‑SRAM单元电路布局的模块。本发明的11T‑SRAM单元电路充分利用了低电压下TFET晶体管具有更好开关特性和更低的亚阈值摆幅的优势，采用了打断锁存结构的方式，提高了单元的写噪声容限；采用漏极电压始终不低于源极电压的NTFET晶体管作为传输控制管，不仅提高了SRAM单元的写能力，而且消除了TFET器件的正向偏置电流，降低了单元的静态功耗。

公开(公告)号：CN115811279B

公开(公告)日：2023-04-18

申请号：CN202310056204.6

申请日：2023-01-16

Applicant: 安徽大学

Inventor： 彭春雨 ,  台德乐 ,  施琦 ,  强斌 ,  戴成虎 ,  刘立 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  周永亮

IPC: H03F1/30 ,  G11C7/12

Abstract: 本发明空开了半导体存储器技术领域中的一种补偿位线失调电压的灵敏放大器及芯片与放大电路。灵敏放大器包括：10个NMOS晶体管N1~N10，2个PMOS晶体管P1~P2，1个电容C1。当位线BL为电荷共享位线，位线BLB为静态参考位线时，在偏移补偿阶段，导通，截止，在反向放大阶段，导通，截止。当位线BLB为电荷共享位线，位线BL为静态参考位线时，在偏移补偿阶段，导通，截止，在反向放大阶段，导通，截止。本发明在解决了由于失调电压引起的读取数据错误问题，在不同位线电容的情况下，本发明补偿位线失调电压能力最为突出，同时读速度快、功耗低。