-
公开(公告)号：CN100574112C
公开(公告)日：2009-12-23
申请号：CN200510111069.2
申请日：2005-12-01
Applicant: 复旦大学
Abstract: 本发明属集成电路技术领域，具体为一种可抑制比较器失调影响的流水线结构模数转换器。它由采样保持电路、九级流水线模块、末级比较器、数据延迟对齐电路和数字校正电路经电路连接构成。其中，各级流水线模块结构相同，均由余量增益电路、子模数转换器和子数模转换器组成；余量增益电路采用逐级递减原则按比例设计。末级比较器用于校正第9级流水线模块中比较器失调引起的误差。这样，9级子模数转换器和一个比较器共输出19位数据，经过数据延迟对齐电路后得19位同步数据，再经过数字校正电路后得到最后10位量化数据输出。本发明大大提高了模数转换器性能的稳定性。
-
公开(公告)号：CN1859010A
公开(公告)日：2006-11-08
申请号：CN200610027436.5
申请日：2006-06-08
Applicant: 复旦大学
Abstract: 本发明属集成电路技术领域，具体为一种3级折叠内插结构的模数转换器。该模数转换器由参考电阻串、预放大和采样保持电路、粗模数转换器、输出同步、折叠内插电路、比较器、解码译码经电路连接构成，其中，折叠内插电路采用3级结构，它由折叠电路、电流内插电路和电压内插电路组成，折叠内插电路包含Nfold个折叠单元，每个折叠单元由放大电路和输出电路组成。本发明可大规模地降低模数转换器整体功耗。
-
公开(公告)号：CN114095022B
公开(公告)日：2024-04-23
申请号：CN202111407498.X
申请日：2021-11-24
Applicant: 复旦大学
IPC: H03M1/10 , G06N3/0499 , G06N3/084
Abstract: 本发明属于集成电路技术领域，具体为一种基于机器学习的分裂流水线逐次逼近模数转换器校准方法。本发明方法包括：使用开环余量放大器的分裂式流水线逐次逼近型模数转换器模型，完成输入模拟信号到数字码值的转换；采用神经网络失真补偿模块，通过补偿模拟电路引入的失真，完成对输出结果的数字后台校准。对该神经网络的训练不需要关于ADC结构的相关信息，且输出的数据具有稀疏性。通过对矩阵稀疏情况分析并剪枝，以降低神经网络的计算量；同时可由稀疏情况预测ADC的级数分配等结构信息。本发明对使用开环余量放大器的分裂式流水线逐次逼近型模数转换器电路结构具有广泛适用性，并且可以得到超过LMS校准算法的精度。
-
公开(公告)号：CN112104372A
公开(公告)日：2020-12-18
申请号：CN202010865758.7
申请日：2020-08-25
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种应用于高速高精度模数转换器中的参考电压缓冲器。本发明提供的参考电压缓冲器包括运算放大器和源级跟随器组成的低速反馈环路，NMOS和PMOS两类源级跟随器组成的开环支路，用于提高参考电压变化响应速度的交叉耦合电容以及衬底调制技术，能够实现比传统方案更快的响应速度。在模数转换器中，参考电压由参考电压缓冲器提供，向负载电容充电或放电。高速高精度模数转换器需要参考电压缓冲器在每次负载电容发生翻转时，对参考电压的变化能够快速响应，并且建立更高的精度。
-
公开(公告)号：CN112104365A
公开(公告)日：2020-12-18
申请号：CN202010865738.X
申请日：2020-08-25
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种应用于高速高精度模数转换器中的余量放大器。本发明的余量放大器，以CMOS晶体管作为输入对，采用NMOS和PMOS翻转电压源级跟随器跨导单元相结合的方式来提高传统开环结构的余量放大器的线性度和电流效率；采用不完全建立的工作模式避免开环结构的余量放大器的带宽要求；通过设置开关晶体管，使其工作在动态模式下；通过设置增益调整单元，以克服余量放大器的跨导受到温度、工艺、电源电压波动的影响；本发明可显著降低集成模数转换器余量放大器的功耗。
-
Patent Agency Ranking
公开(公告)号：CN104348486B
公开(公告)日：2017-11-17
申请号：CN201410638369.5
申请日：2014-11-13
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属集成电路技术领域，具体为一种带冗余位单级折叠内插流水线模数转换器。该模数转换器由单一跟踪保持栅压自举开关、参考电压电阻串、M级（N+0.5）bits量化的折叠内插子模数转换器、数字编码电路和二进制数字码输出驱动电路模块构成；（N+0.5）bits量化的折叠内插子模数转换器由：预放大器阵列、折叠器阵列、失调平均和内插共享电阻网络、比较器阵列和有效信号路径选择开关构成。该（N×M）bits流水线结构将硬件开销与设计精度之间的指数关系简化为线性关系，同时摒除了传统流水线结构中存在的一些非线性因素，提高了模数转换器的采样速度，降低了模数转换器的功耗，有利于单通道超高速高能效模数转换器的实现。
-
公开(公告)号：CN103795379B
公开(公告)日：2016-02-24
申请号：CN201410021634.5
申请日：2014-01-17
Applicant: 复旦大学
IPC: H03K5/22
Abstract: 本发明属于集成电路技术领域，具体为一种基于误差自消除技术的动态比较器。其结构包括：由偏置电路构成的偏置级，采用误差自消除技术的输入预放大级，用于输入预放大级输出波形整形的反向级和采用时域比较的输出级；偏置级通过时钟信号控制输入预放大级的放电电流源的偏置；输入预放大级在预充电阶段采样误差信号并在放电的比较阶段消除误差；输入预放大级的输出波形连接到反向级整形；经反向级整形后的输出信号输入到输出级进行时域比较，输出级输出的结果即为比较器的比较结果。本发明相对于传统的动态比较器对晶体管失配造成的误差有很好的消除效果，可以大幅度的地提高动态比较器的精度。
-
公开(公告)号：CN104333384A
公开(公告)日：2015-02-04
申请号：CN201410638509.9
申请日：2014-11-13
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属集成电路技术领域，具体为一种采用失调平均和内插共享电阻网络的折叠内插模数转换器。本发明的折叠内插模数转换器由单一T/H电路、参考电阻串、预放大电路阵列、失调平均与内插共享电阻网络（内插系数为I）、折叠系数为F的折叠电路（1-N级）、比较器阵列、数字编码电路和二进制数字码输出驱动模块构成。其中，内插采用无源电阻方式，将无源内插电阻和失调平均电阻共享融合。本发明消除了失调平均电阻和无源内插电阻级联时，无源内插电阻对失调平均电阻的影响；省略传统结构中的其它独立内插电路模块，降低功耗；有利于折叠内插信号路径中级联带宽的设计，使得系统更易于实现高带宽设计。
-
公开(公告)号：CN102624385B
公开(公告)日：2015-01-07
申请号：CN201210107917.2
申请日：2012-04-13
Applicant: 复旦大学
Abstract: 本发明属于模拟数字转换器技术领域，具体是调制器中的恒定电压到频率的转换增益的压控振荡器。本发明的压控振荡器包括一个电压到电流的线性转换器，一个电压平均反馈网络，一个松弛振荡器，一个启动电路；松弛振荡器在一个电压平均反馈环路的控制下，使得松弛振荡器的频率是和电流呈现线性关系而不受比较器的迟滞特性的影响。同时松弛振荡器的频率随工艺和温度波动也较小。因为电压到电流的转化可以做到线性，所以最终得到的亚控振荡器的是恒的数值，最终通过计数器把电压量化。本发明压控振荡器的线性度非常的好，使得最后模数转换器的信噪比不会因为振荡器的非线性而下降过多。
-
公开(公告)号：CN102332867B
公开(公告)日：2014-08-06
申请号：CN201110206157.6
申请日：2011-07-22
Applicant: 复旦大学
Abstract: 本发明属于射频集成电路技术领域，具体为一种带有单端电路补偿结构的低噪声放大器。本发明包括输入匹配级、放大级、负载级、反馈级和单端电路补偿级；本发明在单端电路接地点处提供一个反相信号，该反相信号与单端电路提供的信号在芯片内接地处形成一个交流信号虚地点，以最大限度消除片外非理想因素对片内单端电路的影响。本发明结构简单，实用性强，可以很好的解决片内单端电路对于片外电源和地非理想因素的敏感问题。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.024 seconds)
