-
公开(公告)号:CN109412554B
公开(公告)日:2023-03-10
申请号:CN201811111201.3
申请日:2018-09-22
Applicant: 复旦大学
IPC: H03H11/24
Abstract: 本发明属于射频微波集成电路技术领域,具体为一种宽带高精度数控有源衰减器。本发明衰减器包括六个一位的数控衰减单元和三个幅度补偿匹配电路,以及冗余的0.5dB衰减单元和1dB衰减单元用于系统性能微调整。该衰减器的衰减单元基于switched Pi/T类型的架构,衰减器通过控制MOS管开关的通断分别提供0.5、1、2、4、8、16dB的衰减;幅度补偿匹配电路由MOS开关并联电感组成,开关的导通和关断可以改变幅度随着频率变化的斜率,进而能够显著减小幅度误差;此外,该衰减器的0.5dB、1dB衰减单元中的电阻采用晶体管导通电阻代替,减小了由工艺偏差带来的误差;为便于衰减量的补充和微调,设计了冗余的0.5dB衰减单元和1dB衰减单元。
-
公开(公告)号:CN113794450A
公开(公告)日:2021-12-14
申请号:CN202110914173.4
申请日:2021-08-10
Applicant: 复旦大学
Abstract: 本发明属于射频微波集成电路技术领域,具体为一种采用线性度优化技术的宽带高线性度低噪声放大器。该低噪声放大器主要包括:放大器和反馈电阻所组成的输入匹配级、中间放大级、噪声消除级和由自负载结构组成的线性度优化级。噪声消除级通过放大交叉耦合的输入信号,使得输入的有用信号在输出端叠加而噪声信号在输出端抵消,降低了整体噪声系数。本发明采用自负载技术作为线性优化级结构,对低噪声放大器的增益、输入匹配和噪声系数等影响较小,线性度提升较高;在0.3‑4GHz的工作频段内,能达到大于10dB的线性度优化效果。
-
公开(公告)号:CN106026957B
公开(公告)日:2019-04-02
申请号:CN201610301402.4
申请日:2016-05-09
Applicant: 复旦大学
IPC: H03G3/30
Abstract: 本发明公开了一种可变增益放大器的增益dB‑linear实现方法。该方法将OTA电路模块设计成辅助VGA,在其输入端加固定差分电压。利用工作在亚阈值区的MOS管产生与输入线性变化的电压成指数规律变化的电压,利用源跟随器对指数规律变化的电压值在纵坐标上的搬移,产生起始电压值为辅助VGA输出共模电平的指数规律变化的电压。将辅助VGA输出电压和搬移后的指数规律变化的电压输入到比较器,将其输出电压作为辅助VGA的控制电压,建立锁幅环路,使得辅助VGA的输出电压成指数规律变化。比较器输出电压作为主VGA控制电压,主VGA增益变化满足dB‑linear特性。该方法可实现更大的增益dB‑linear范围。
-
公开(公告)号:CN107565964A
公开(公告)日:2018-01-09
申请号:CN201710746347.4
申请日:2017-08-26
Applicant: 复旦大学
IPC: H03L7/18
Abstract: 本发明属于分频器集成电路技术领域,具体涉及一种扩展分频比的可编程分频器。本发明可编程分频器包括:n个级联的2/3分频单元,其中前n-1级为不带分频比扩展位的2/3分频单元,最后一级为带有分频比扩展位的2/3分频单元; 为分频比控制位,扩展分频比后总分频范围为 ;对最后一级带有分频比扩展位的2/3分频单元,通过采用带复位端rst的锁存器和对锁存器进行时序调换的方法,保证扩展分频比的可编程分频器在扩展分频比边界处切换时工作正常。相比已有的技术,本发明克服了传统可编程分频器在扩展分频比边界处切换时存在的分频失效问题,结构简单且性能可靠;可以应用于宽带小数分频频率综合器中。
-
公开(公告)号:CN104579235B
公开(公告)日:2017-07-28
申请号:CN201510029714.X
申请日:2015-01-21
Applicant: 复旦大学
IPC: H03H11/02
Abstract: 本发明属于滤波器技术领域,具体为一种低功耗跨导电容(Gm‑C)双二次结构滤波器。本发明基于共模反馈原理,在一个双二次结构中采用两种不同的伪差分OTA结构,利用OTA自身的直流增益形成两个共模反馈环路,使得电路内部的各个节点的直流电平稳定在理想的值。本发明设计的双二次结构中消耗功耗的电路只包括基本的OTA放大电路及两个差分放大器,且差分放大器的功耗可以做的很低,因此整个双二次结构的电路的功耗基本由每个OTA的跨导放大电路决定,而且在降低功耗的同时不会影响滤波器的性能。然而,采用伪差分结构的常规设计方法需要额外的电路消耗来实现共模电平的稳定,不利于低功耗应用。
-
公开(公告)号:CN103633998B
公开(公告)日:2017-02-15
申请号:CN201210311259.9
申请日:2012-08-28
Applicant: 复旦大学
IPC: H03L7/08
Abstract: 本发明属微电子领域,涉及一种用于全数字锁相环的鉴相器;该鉴相器在保证鉴相器功能正确的前提下,能降低鉴相器的功耗。本发明对传统鉴相器进行了改进,其中累加型计数器的输出为各个参考时钟周期内原传统的计数器输出码值累加的结果,而不是单一的一个时钟周期之内的输出码值,因此累加型计数器可直接由DCO的输出信号驱动;交换了时间-数码转换器的输出在数字鉴相器中的运算顺序,使整个鉴相器的运算步骤减少,从而降低了鉴相器结构的功耗,并使电路结构更加简单,易于实现。本发明所述鉴相器适用于全数字锁相环的电路设计,具有重要的实用价值。
-
公开(公告)号:CN103746670B
公开(公告)日:2017-01-11
申请号:CN201410014004.5
申请日:2014-01-13
Applicant: 复旦大学
IPC: H03H11/16
Abstract: 本发明属于集成电路技术领域,涉及一种应用于X波段(8~12GHz)相控阵接收机中移相器的设计。它由一个变压器式巴伦、一个多相滤波器、四个子移相器和一个合成电路组成,如图1。其中四个子移相器的移相精度为3位,即子移相器以45°为移相步进值在0~360°范围内总共实现8种移相状态,如图3。由这四个移相器及其余电路组成的X波段移相器的移相精度为5位,即该移相器以11.25°为移相步进值在0~360°范围内总共实现32种移相状态。首先单端输入信号VIN经过一个变压器式巴伦得到差分信号VIN+和VIN-,它们经过一个多相滤波器后得到一组正交差分信号VIN_I+、VIN_I-、VIN_Q+和VIN_Q-,它们是子移相器的输入,四个子移相器的输出信号经过合成电路合成之后就得到输出信号VOUT+和VOUT-。
-
公开(公告)号:CN102710260B
公开(公告)日:2015-03-04
申请号:CN201210206110.4
申请日:2012-06-21
Applicant: 复旦大学
IPC: H03L7/18
Abstract: 本发明属于集成电路技术领域,具体为一种低功耗宽锁定范围的除四注入锁定分频器电路。它由两级结构相同的除二注入锁定分频器组成,电路级间采用电容耦合,每级电路由电感、交叉耦合管、两个注入管、耦合电容和偏置电路组成。该电路结构同时采用了直接注入和尾电流源注入两种注入方式,使电路同时具备两种注入方式的优点,注入信号为反相信号,注入端为MOS管的栅极,可以直接用除二分频器进行级联。该电路可以采用双电源电压供电,适用于低电源电压环境,直流功耗低,并能实现较宽的锁定范围。该电路采用差分结构,可用CMOS、BiMOS等工艺实现。
-
公开(公告)号:CN104333329A
公开(公告)日:2015-02-04
申请号:CN201410501392.X
申请日:2014-09-26
Applicant: 复旦大学
IPC: H03B19/00
Abstract: 本发明属于射频集成电路领域,具体为一种注入增强型低功耗宽锁定范围的注入锁定三倍频器电路。该电路由谐波发生器、旁路电流源和注入锁定振荡器组成。谐波发生器由一对NMOS管构成,利用MOS管的非线性特性,输入频率为的基频信号,产生三次谐波信号3注入振荡器;旁路电流源由一对PMOS管构成,其栅端偏置于合适的直流电压,作为直流电流源,对振荡器进行合适的分流,提高了谐波注入效率;注入锁定振荡器由一对交叉耦合晶体管、电感、电容、数字控制电容阵列组成,其中心频率在3附近。本发明提高了谐波注入效率,在基本不增加功耗的情况下,相较于传统的注入锁定三倍频器,极大地扩展了锁定范围。
-
公开(公告)号:CN104009718A
公开(公告)日:2014-08-27
申请号:CN201410256287.4
申请日:2014-06-11
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域,具体为一种应用于宽带低失调的有源Balun电路。它由共源放大器和源跟随器组成。晶体管M1和电阻Rp、Rd构成共源放大器,输入信号VIN通过电容Cc耦合至共源放大器栅极,输出了反相信号VOUT-;晶体管M2、M3和电阻Rp1、电容Cf构成源跟随器,将信号VIN输入到源跟随器,输出同相信号VOUT+,这样便实现了基本的有源Balun电路。该电路结构在源跟随器引入电容Cf作为调节相位平衡的自由度因子,配合共源放大器中调节幅度平衡的电阻Rd,使得有源Balun电路在宽频带范围内同时实现较小的相位失调和幅度失调。该电路可用CMOS、BiMOS等工艺实现。
-
-
-
-
-
-
-
-
-